Реферат: Триггеры

ТРИГГЕРЫ

1. Общие сведения

Устройство, имеющее два устойчивыхсостояния, называют триггером. Он имеет два выхода, один из них называютпрямым, а другой— инверсным. Потенциалы на них взаимно инвертированы: лог. 1 на одном выходесоответствует лог. 0 на другом. С приходом переключающих (запускающих)сигналов переход триггера из одного состояния в другое происходитлавинообразно, и потенциалы на выходах меняются на противоположные.

В интервале между переключающими сигналамисостояние триггера не меняется, т. е. триггер «запоминает»поступление сигналов, отражая это величиной потенциала на выходе. Это даетвозможность использовать его как элемент памяти.

При лавинообразных переключениях на выходетриггера формируются прямоугольные импульсы с крутыми фронтами. Это позволяетиспользовать триггер для формирования прямоугольных импульсов из напряжениядругой формы (например, из синусоидального).

При двух последовательныхпереключениях триггера на выходе формируется один импульс, т.е. триггер можноиспользовать как делитель частоты переключающих сигналов с коэффициентом, равнымдвум.

Триггеры можно разделить на не тактируемые итактируемые. Не тактируемый (асинхронный) триггер может менять свое состояние

<img src="/cache/referats/19456/image002.jpg" align=«left» hspace=«3» v:shapes="_x0000_s1027">Рис.1

переключающими сигналами в любое время. Тактируемый(синхронный) триггер переключается синхронно с поступлением специальноготактирующего импульса. Эти и другие типы триггеров, показанные в таблице классификации,подробно рассмотрены далее.

Промышленность выпускает разнообразные типытриггеров в интегральном исполнении. Кроме того, онимогут быть выполнены на цифровых интегральных микросхемах,операционных усилителях и на транзисторах. Рис.1.

2. Не тактируемые триггеры

На выходе элемента И-НЕ (ИЛИ-НЕ) имеется инвертор(усилитель). В структуре из двух таких элементов можно обеспечить положительнуюобратную связь, если вход одного элемента соединить с выходом другого, и балансамплитуд. Такой структурой является RS-триггер. Он имеет двавыхода: прямой (<img src="/cache/referats/19456/image004.gif" v:shapes="_x0000_i1025"><img src="/cache/referats/19456/image006.gif" v:shapes="_x0000_i1026">S— установки прямоговыхода в 1 (говорят: «установки триггера в 1») и R—установки триггера в 0. Такой триггер является асинхронным RS-триггером.Он применяется самостоятельно, а также в качестве запоминающей ячейки входит всостав более сложных интегральных триггеров.

2.1. Структуры триггеров

Рис.2.

RS-триггер на элементахИЛИ-НЕ (рис. 2, а). Прежде всего рассмотрим воздействие на такой триггеркомбинаций сигналов S=1, R=1 и S=0, R=0.Сочетание S=1, R=1 является запрещенным,так как при нем на обоих выходах триггера устанавливаются логические 0 и послеснятия входных сигналов состояние его непредсказуемо.

Для элемента ИЛИ-НЕ логический 0 являетсяпассивным сигналом: с его поступлением на вход состояние выхода элемента неизменяется. Поэтому появление комбинации S=0, R=0не изменяет состояния триггера.

Логическая 1 для элемента ИЛИ-НЕ являетсяактивным сигналом: наличие ее на входе элемента однозначно определяет на еговыходе логический 0 вне зависимости отсигнала на другом входе. Отсюда следует, что переключающим сигналом для рассматриваемоготриггера является логическая 1, а также то, что вход S(установки триггера всостояние Q=1) должен быть связан с элементом, выходкоторого принят за <img src="/cache/referats/19456/image006.gif" v:shapes="_x0000_i1028">.

Из сказанного ясно, что для переключения триггера в состояниеQ=1 на его входы следует подать комбинацию S=1, R=0,а для переключения в состояние Q=0 — комбинацию S=0,R=1.

Пусть триггер (рис. 2, а) находится в состоянии 0 (Q=0, <img src="/cache/referats/19456/image006.gif" v:shapes="_x0000_i1029">S=0, R=0.Для его переключения в состояние Q=1 подадим на входыкомбинацию о S=1, R=0. Тогда на выходеэлемента Э2 установится логический 0, на входах элемента Э1 будут одновременноприсутствовать, логические 0, и на выходе Qустановится логическая 1— триггер переключается в новое состояние (Q=1, <img src="/cache/referats/19456/image006.gif" v:shapes="_x0000_i1030">S=0, R=1.После этого на выходе Qбудет логический 0, навходах элемента Э2 одновременно окажутся логические 0 и его выход приметпотенциал, соответствующий <img src="/cache/referats/19456/image006.gif" v:shapes="_x0000_i1031">Q=0, <img src="/cache/referats/19456/image006.gif" v:shapes="_x0000_i1032">

Рис.3.

Из изложенного следует, что время переключения триггера (tпер)равно удвоенному времени переключения логического элемента (удвоенному временизадержки — 2tз). Часто, предусматривая запас, принимают tпер=3tз.Для надежного переключения триггера длительность входного переключающегосигнала не должна быть меньше tпер. Условное изображениеRS-триггера приведено на рис. 2, б. На рис.3 приведена идеализированная временная диаграмма RS-триггера, на которой время переключения триггерапринято равным нулю. Предполагается, что до момента t1 S=0, R=0,а триггер находится в состоянии Q=0. В момент t1комбинация S=1, R=0 переключает триггер всостояние Q=1. При t=t2 на входах устанавливаетсясочетание S=0, R=0, при котором состояниетриггера сохраняется прежним. Комбинация S=1, R=0,появляющаяся в момент t3, и комбинация S=0, R=0 вмомент t4 никаких изменений не вносят, по-прежнему Q=1.Только в момент t5 сочетание S=0, R=1вызывает переключение триггера в состояние Q=0. Вслед за этимизменение логической переменной на входе Rсостояния триггера неменяет. Новое переключение происходит в момент t6 при поступлении навходы комбинации S=1, R=0. Заметим, чтозапрещенное сочетание сигналов S=1, R=1на диаграмме отсутствует.

Рис.4.

RS-триггер на элементахИ-НЕ (рис. 4, а). Для элемента И-НЕ активным сигналом является логический 0:наличие его хотя бы на одном входе обусловливает на выходе логическую 1независимо от сигналов на других входах. Логическая 1 для такого элементаявляется пассивным сигналом: с ее поступлением на вход состояние выходаэлемента не изменяется. В силу сказанного триггер на элементах И-НЕпереключается логическим 0. На условном изображении такого триггера (рис. 4, б)это отражают инверсными входами.

Нетрудно понять, что для данного триггеракомбинация входных сигналов S=0, R=0является запрещенной, а комбинация S=1, R=1не меняет его предыдущего состояния.

3 Тактируемые триггеры

На входы логического элемента или устройства сигналы невсегда поступают одновременно, так как перед этим они могут проходить через разное число элементов, не обладающихк тому же одинаковой задержкой. Это явление описывают как состязания или гонки сигналов. В результате в течениенекоторого времени на входах создается непредвиденная ситуация: новые значенияодних сигналов сочетаются с предыдущими значениями других, что может привести кложному срабатыванию элемента (устройства). Последствия гонок можно устранить временным стробированием, когда наэлемент, кроме информационных сигналов, подаются тактирующие(синхронизирующие) импульсы, к моменту прихода которых информационные сигналызаведомо успевают установиться на входах.

Тактируемый триггер, кромеинформационных входов, имеет синхронизирующий (тактирующий, тактовый) вход;сигналы на информационныхвходах воздействуют на такой триггер только с поступлением сигнала насинхронизирующий вход.

3.1. Структуры триггеров

Рис.5.

Тактируемый RS-триггер (рис.5, а). Схематакого триггера (собранного на элементах ИЛИ-НЕ) содержит асинхронный RS-триггерT1 и два конъюнктура входной логики. Последние передают переключающуюлогическую 1 с информационного S — или R-входана соответствующие входы Т1 только при наличии на синхронизирующем входе Слогической 1. При С=0 информация с S — и R-входовна триггер Т1 не передается.

Рассматриваемый триггерможет быть выполнен и на запоминающей ячейке, реализованной на элементах И-НЕ.

Условное изображение тактируемого триггераприведено на рис. 5, б. В тексте тактируемый RS-триггер сокращеннообозначают как RSC-триггер.

Синхронизирующие входы триггера могут бытьстатическими и динамическими. Статическийвход не теряет своего управляющего действия, пока на нем присутствует тактовый(синхро) импульс. Такие входы имеет триггер, изображенный на рис. 5, а. Вприсутствии тактового импульса эти триггеры будут менять свое состояние прикаждой смене комбинаций логических потенциалов на входах Sи R.Динамический синхровход воздействует на состояние выходов триггера в моментсвоего появления (передним фронтом) или окончания (задним фронтом).

Рис.6.

Двухступенчатый тактируемый RS-триггер (рис.6, а).Каждая ступень такого триггера представляет собой тактируемый RS-триггер.При появлении на входе С логической 1 триггер Т1 воспринимает информацию навходах Sи R, определяющую его состояние. В это время на С-входе триггераТ2 за счет инвертора — логический 0, и информация с выходов Т1 невоздействует на Т2. В момент окончания действия логической 1 на входе С (С=0)на выходе инвертора появляется логическая 1, разрешающая перезапись в Т2информации из Т1. Таким образом, в первую ступень информация с входов Sи Rзаписывается с поступлением тактового импульса, т. е. по его переднему фронту;состояние первой ступени передается второй с окончанием тактового импульса, т.е. по его срезу. По этому внешнемупроявлению тактирующего импульса C-вход описанного триггера можно рассматриватькак динамический.

Условное изображение двухступенчатого RS-триггера,в котором переключение выходов второй ступени триггера происходит перепадомвходного сигнала из 1 в 0 (перепадом 1 / 0), приведено на рис.6, б. Условноеизображение триггера с C-входом, переключающим триггер перепадом 0/1, приведенона рис. 6, в.

Тактируемый (синхронный) триггер обычно имеет дополнительныеасинхронные входы, но которым он вне зависимости от сигнала на тактовом входепереключается в состояние 1 (по входу S) или в 0 (по входу R).Такие входы называют не тактируемыми или асинхронными.Логические потенциалы на них воздействуют на запоминающие ячейки триггеранепосредственно (для чего эти ячейки триггера выполнены на трехвходовыхэлементах), минуя входную логику.

Условное изображение двухступенчатого триггера с инверснымиасинхронными входами приведено на рис. 7.

Рис.8.

Рис.7.

D -триггер (триггер задержки) – рис.8. D-триггер имеет один информационный D-вход и тактовый С-вход. Он состоит изсинхронного RSC-триггера, дополненного инвертором. При С=1 потенциал D-входапередается на S-вход триггера T1 (S=D), а на входе R устанавливается потенциалR=<img src="/cache/referats/19456/image022.gif" v:shapes="_x0000_i1039">

Рис.9.

<img src="/cache/referats/19456/image026.jpg" align=«left» v:shapes="_x0000_s1033">На рис.9 приведены временные диаграммыD-триггера. Выход Q повторяет состояние D-входа с поступлением очередноготактового импульса на вход С, т. е. с задержкой.

D-триггерможно выполнить двухступенчатым. При этом его первая ступень представляет собойодноступенчатый D-триггер, а вторая может быть синхронным RSC-триггером (рис.10, а). Состояние D-входа передается первой ступени с приходом тактовогоимпульса, т. е. по его переднему фронту; вторая ступень (триггер в целом)принимает состояние первой с окончанием тактового импульса, т. е. по егозаднему фронту. Условное изображение двухтактного D-триггера, переключающегосяперепадом 1/ 0 приведено на рис. 10, б.

JK — триггер. Такой триггер имеет информационные входы J и К, которые по своемувлиянию аналогичны входам S и R тактируемого RSС-триггера: при J=1, K=0 триггерпо тактовому импульсу устанавливается в состояние Q=1; при J= 0, К=1–переключается в состояние Q=0, а при J = K= 0 – хранит ранее принятуюинформацию. Но в отличие от RSС-триггера одновременное присутствие логических 1на информационных входах не является для JK-триггера запрещенной комбинацией.

Рис.11.

На рис. 6.11, а изображена одна из функциональныхсхем JK-триггера. Ее отличительной особенностью являются перекрестные связи выходов триггера с входами конъюнктороввходной логики. Благодаря им на эти входы после каждого переключения триггера передаются потенциалы, обратные тем, какиебыли перед предыдущим переключением, и которые поэтому в состоянииобеспечить новое переключение триггера в противоположное состояние.

Для создания информационных входов Jи Kэлементы Э1 и Э2 входной логики первой ступени выбраны трехвходовыми. Переключение выходов второй ступенитриггера происходит перепадом 1/0 на C-входе.

При J=K=0 на входах элементов Э1и Э2 устанавливаются логические 0, которые для триггеров с прямыми входамиявляются пассивными сигналами — триггер Т1 и, следовательно, JK-триггер в целомсохраняют прежнее состояние. Чтобы на выходе элемента Э1 появилась логическая 1(которой триггер Т1 может переключаться в состояние Р= 1), на его входахнеобходимо присутствие сигналов J=1, С=1, а также логической1 с выхода <img src="/cache/referats/19456/image006.gif" v:shapes="_x0000_i1042"> . Аналогично,логическая 1 будет на выходе элемента Э2, когда K=1, С=1 и Q=1.Таким образом, комбинация J=1, К=0 обеспечивает потактовому импульсу переключение JK-триггера в целом в состояние Q=1,а комбинация J=0, K=1— в состояние Q=0.

На рис.11, б приведено изображение JK- триггера стремя объединенными конъюнкцией входами J, с тремя объединеннымиконъюнкцией входами K и с входами Sи Rасинхронной установки. На рис. 11, в показана реализация D-триггерана базе JK-триггера.

Рис.12.

4. Счетные триггеры

Счетный триггер (Т-триггер) отличаетсятем, что он переключается с поступлением каждого импульса натактовом входе, называемом в таком триггере счетным. Счетный триггер можно реализовать на базеJK-триггера. Логическая 1 на одном из входов элемента И не определяетпотенциал на его выходе, поэтому сочетание J=K=1 не влияет на входнуюлогику первой ступени триггера. Теперь онаполучает информацию только с выходов триггера (рис.11, а), котораяустанавливает ее в положение, когда с приходом счетного импульса начнетсяочередное переключение — JK-триггер работает в счетном режиме. Реализациясчетного режима на JK- триггере приведена на рис 12, а.

Счетный триггер просто реализуется и на D-триггере (рис. 12, б).Если после каждого переключения обеспечитьавтоматическую смену уровня потенциала на D-входе, то с каждым импульсом на C-входетриггер будет менятьсвое состояние. Указанная смена потенциала будет осуществляться, если D-входсоединить с выходом <img src="/cache/referats/19456/image006.gif" v:shapes="_x0000_i1044">. Вторая перекрестная связь (аналогичная связи в JK-триггере) обеспечивается за счет соединения D-входа с R-входомзапоминающей ячейки триггера через инвертор (см.рис.8).

5. Триггер Шмитта

Рис.13.

Этот триггер (рис. 13,a) стоит особняком в семействе триггеров:он имеет один вход, один выход и не обладает свойствами запоминающего элемента. Триггер содержит дваинвертора, охваченных положительной обратной связью, за счет чего выход схемыможет изменять свое состояние лавинообразно.

На выходе инвертора потенциал с лог. 0 на лог. 1изменяется при большем входном напряжении, чем при изменении с лог.1 на лог. 0.Поэтому схема (рис.13, а) обладает гистерезисом (рис. 13, б). Это позволяетиспользовать ее в качестве формирователяпрямоугольных импульсов из входного напряжения, в частности, изсинусоидального.

Условное изображение триггера Шмиттаприведено на рис. 13, в.

Литература

1.Калабеков Б.А. Цифровые устройства и микропроцессорныесистемы —М.: Телеком, 2000г.

2.Потемкин И.С. Функциональные узлы цифровой автоматики —М.:Энергоатомиздат, 1988 г., c. 166…. 206.

3.Сайт в интернете: WWW. abc. WSV.ru

4.Сайты в интернете: rff.tsu.ru, pub. mirea.ac. ru, foroff. phys.msu.ru

еще рефераты

Еще работы по радиоэлектронике

Реферат по радиоэлектронике

Оптические системы светоизлучающих диодов

29 Августа 2013

Реферат по радиоэлектронике