Реферат: Логические элементы
ЛАБОРАТОРНАЯ РАБОТА№1
ИССЛЕДОВАНИЕЛОГИЧЕСКИХ ЭЛЕМЕНТОВ
1.Цель работы
Цельюработы является:
— теоретическое изучение логических элементов, реализующих элементарные функции алгебрылогики (ФАЛ);
— экспериментальное исследование логических элементов, построенных наотечественных микросхемах серии К155.
2.Основные теоретические положения.
2.1.Математической основой цифровой электроники и вычислительной техники являетсяалгебра логики или булева алгебра (по имени английского математика Джона Буля).
Вбулевой алгебре независимые переменные или аргументы (X) принимают только двазначения: 0 или 1. Зависимые переменные или функции (Y) также могут приниматьтолько одно из двух значений: 0 или 1. Функция алгебры логики (ФАЛ)представляется в виде:
Y= F (X1; X2; X3… XN ).
Даннаяформа задания ФАЛ называется алгебраической.
2.2.Основными логическими функциями являются:
— логическое отрицание (инверсия)
Y= <img src="/cache/referats/2162/image002.gif" v:shapes="_x0000_i1025">
— логическое сложение (дизьюнкция)
Y= X1 + X2 или Y = X1 V X2 ;
— логическое умножение (коньюнкция)
Y= X1 · X2 или Y = X1 L X2 .
Кболее сложным функциям алгебры логики относятся:
— функция равнозначности (эквивалентности)
Y= X1 · X2+ <img src="/cache/referats/2162/image004.gif" v:shapes="_x0000_i1026"> или Y = X1 ~ X2;
— функция неравнозначности (сложение по модулю два)
Y= X1 · <img src="/cache/referats/2162/image006.gif" v:shapes="_x0000_i1027"> + <img src="/cache/referats/2162/image008.gif" v:shapes="_x0000_i1028">· X2 или Y = X1 <img src="/cache/referats/2162/image010.gif" v:shapes="_x0000_i1029"> X2 ;
— функция Пирса (логическое сложение с отрицанием)
Y= <img src="/cache/referats/2162/image012.gif" v:shapes="_x0000_i1030"> ;
— функция Шеффера (логическое умножение с отрицанием)
Y= <img src="/cache/referats/2162/image014.gif" v:shapes="_x0000_i1031"> ;
2.3.Для булевой алгебры справедливы следующие законы и правила:
— распределительный закон
X1(X2 + X3) = X1 · X2 + X1 · X3 ,
X1+ X2 · X3= (X1 + X2) (X1 + X3) ;
— правило повторения
X· X =X , X + X = X ;
— правило отрицания
X· <img src="/cache/referats/2162/image016.gif" v:shapes="_x0000_i1032"> = 0 , X + <img src="/cache/referats/2162/image016.gif" v:shapes="_x0000_i1033"> = 1 ;
— теорема де Моргана
<img src="/cache/referats/2162/image012.gif" v:shapes="_x0000_i1034"> = <img src="/cache/referats/2162/image004.gif" v:shapes="_x0000_i1035"> , <img src="/cache/referats/2162/image014.gif" v:shapes="_x0000_i1036"> = <img src="/cache/referats/2162/image020.gif" v:shapes="_x0000_i1037"> ;
— тождества
X· 1 =X , X + 0 = X , X · 0 =0 , X + 1 = 1.
2.4.Схемы, реализующие логические функции, называются логическими элементами. Основныелогические элементы имеют, как правило, один выход (Y) и несколько входов, число которых равно числуаргументов (X1;X2;X3… XN ). Наэлектрических схемах логические элементы обозначаются в виде прямоугольников свыводами для входных (слева) и выходных (справа) переменных. Внутрипрямоугольника изображается символ, указывающий функциональное назначениеэлемента.
Нарис.1 ¸10 представлены логические элементы, реализующие рассмотренные в п.2.2.функции. Там же представлены так называемые таблицы состояний или таблицыистинности, описывающие соответствующие логические функции в двоичном коде ввиде состояний входных и выходных переменных. Таблица истинности является такжетабличным способом задания ФАЛ.
Нарис.1 представлен элемент “НЕ”, реализующий функцию логического отрицания Y = <img src="/cache/referats/2162/image002.gif" v:shapes="_x0000_i1038">
<img src="/cache/referats/2162/image022.jpg" v:shapes="_x0000_i1039">
Рис. 1
Элемент“ИЛИ” (рис.2) и элемент “И” (рис.3) реализуют функции логического сложения и логическогоумножения соответственно.
<img src="/cache/referats/2162/image024.jpg" v:shapes="_x0000_i1040">
Рис. 2
<img src="/cache/referats/2162/image026.jpg" v:shapes="_x0000_i1041">
Рис. 3
ФункцииПирса и функции Шеффера реализуются с помощью элементов “ИЛИ-НЕ” и “И-НЕ”,представленных на рис.4 и рис. 5 соответственно.
<img src="/cache/referats/2162/image028.jpg" v:shapes="_x0000_i1042">
Рис. 4
<img src="/cache/referats/2162/image030.jpg" v:shapes="_x0000_i1043">
Рис. 5
ЭлементПирса можно представить в виде последовательного соединения элемента “ИЛИ” иэлемента “НЕ” (рис.6), а элемент Шеффера — в виде последовательного соединения элемента “И” и элемента “НЕ”(рис.7).
<img src="/cache/referats/2162/image032.jpg" v:shapes="_x0000_i1044">
Нарис.8 и рис.9 представлены элементы “Исключающее ИЛИ” и “Исключающее ИЛИ — НЕ”,реализующие функции неравнозначности и неравнозначности с отрицанием соответственно.
<img src="/cache/referats/2162/image034.jpg" v:shapes="_x0000_i1045">
Рис. 8
<img src="/cache/referats/2162/image036.jpg" v:shapes="_x0000_i1046">
Рис. 9
2.5.Логические элементы, реализующие операции коньюнкции, дизьюнкции, функции Пирсаи Шеффера, могут быть, в общем случае, n — входовые. Так, например, логическийэлемент с тремя входами, реализующий функцию Пирса, имеет вид, представленныйна рис.10.
<img src="/cache/referats/2162/image038.jpg" v:shapes="_x0000_i1047">
Рис.10
Втаблице истинности (рис.10) в отличие от таблиц в п.2.4. имеется восемьзначений выходной переменной Y. Это количество определяется числом возможныхкомбинаций входных переменных N, которое, в общем случае, равно: N = 2n, где n — число входных переменных.
2.6.Логические элементы используются для построения интегральных микросхем, выполняющихразличные логические и арифметические операции и имеющих различное функциональноеназначение. Микросхемы типа К155ЛН1 и К155ЛА3, например, имеют в своем составешесть инверторов и четыре элемента Шеффера соответственно (рис.11), амикросхема К155ЛР1 содержит элементы разного вида (рис.12).
<img src="/cache/referats/2162/image040.jpg" v:shapes="_x0000_i1048">
Рис. 11
<img src="/cache/referats/2162/image042.jpg" v:shapes="_x0000_i1049">
Рис. 12
2.7.ФАЛ любой сложности можно реализовать с помощью указанных логических элементов.В качестве примера рассмотрим ФАЛ, заданную в алгебраической форме, в виде:
<img src="/cache/referats/2162/image044.gif" v:shapes="_x0000_i1050"> (1)
Упростимданную ФАЛ, используя вышеприведенные правила. Получим:
<img src="/cache/referats/2162/image046.gif" v:shapes="_x0000_i1051"> (2)
Проведеннаяоперация носит название минимизации ФАЛ и служит для облегчения процедурыпостроения функциональной схемы соответствующего цифрового устройства.
Функциональнаясхема утройства, реализующая рассматриваемую ФАЛ, представлена на рис.13.
<img src="/cache/referats/2162/image048.jpg" v:shapes="_x0000_i1052">
Рис. 13
Следуетотметить, что полученная после преобразований функция (2) не является полностью минимизированной. Полная минимизацияфункции проводится в процессе выполнения лабораторной работы.
3.Описание обьекта и средств исследования
Исследуемоев лабораторной работе устройство представлено на рис.14.
<img src="/cache/referats/2162/image050.jpg" v:shapes="_x0000_i1053">
Рис.14
3.1.Устройство представляет собой группу логических элементов, выполненных на микросхемахсерии К155 (элементы ДД1¸ДД4).
Длямикросхем данной серии логической единице соответствует напряжение U1= (2,4 ¸5,0) B, а логическому нулю — U0= (0 ¸ 0,8) В.
3.2.Логические “0” и “1” на входе элементов задаются с помощью кнопок,расположенных на передней панели блока К32 под надписью “Программатор кодов”.Номера кнопок на панели соответствуют номерам на схеме устройства.
Полноеграфическое изображение кнопок данного типа (так называемых “кнопок с фиксацией”)показано только для кнопки SA1.
Принажатой кнопке вход элементов через резистор R1 подключается к источнику с напряжением5В. При этом на входе элементов будет действовать напряжение U1,что соотвествует подаче на вывод микросхемы логической единицы. При отжатойкнопке вход элемента будет соединен с шиной, находящейся под потенциалом земли,что соответствует подаче на вывод микросхемы логического нуля U0.
3.3.Логические сигналы с выводов элементов ДД1 ¸ ДД4 поступают на цифровые индикаторы ииндуцируются в виде символов “0” и “1”. Цифровые индикаторы расположены в блокеК32 слева (кнопка “IO 2”) под индикаторами должна находиться в нажатом состоянии.
3.4.Сигнал с выхода элемента ДД5 через цепи коммутации подается на вход мультиметраН3014. Предварительно мультиметр устанавливается в режим измерения постоянногонапряжения “-V” и выпорлняются следующие подсоединения:
3.4.1.Вход — гнездо мультиметра “-V” — кабелем соединяется с гнездом “Выход V ~“блока К32.
3.4.2.Гнездо XS1 на плате устройства проводником соединяется с левым гнездом под надписью“Вход 1” в поле надписи “Коммутатор”.
3.4.3.Кнопка “ВСВ ВНК” над указанным выше гнездом должна находиться в нажатом состоянии.
3.4.4.Кнопка “ВХ 1” под надписью “Контроль V ~“ должна находиться в нажатом, а кнопка “ВСВ ВНК” вполе надписи “КВУ” — в отжатом состоянии.
4.Методические рекомендации к выполнению работы
4.1.Исследование особенностей функционирования логических элементов ДД1 ¸ДД4 и определение их функционального назначения.
4.1.1.Задавая различные комбинации входных логических сигналов, определить значениевыходного сигнала и по результатам измерений заполнить таблицы истинности длякаждого элемента ДД1 ¸ДД4 (таблица 1 или таблица 2 соответственно) в лабораторном отчете.
Таблица 1.
X1
X2
Y
1
1
1
1
Таблица 2.
X1
X2
X3
Y
1
1
1
1
1
1
1
1
1
1
1
1
4.1.2.По результатам измерений (п.4.1.1.) определить функциональное назначение элементови проставить их обозначение на схеме в лабораторном отчете.
Внимание! Вноситьтобозначения в текст методических указаний категорически запрещается.
4.2.Исследование особенностей функционирования элемента ДД5, определение его функциональногогназначения и измерение уровней напряжения, соответсствующих логическим сигналам“0” и “1”.
4.2.1.Задавая с помощью кнопки SA12 лоргические сигналы “0” и “1”, на входе элементаДД5 по соотношению выходных сигналов определить его функциональное назначение (см.п.3.1.).Провести измерения величины напряжения на выходе элемента для каждой комбинациивходных сигналов с помощью мультиметра (п.3.4.). Данные измерений занести втаблицу.
Таблица 3.
X
UВЫХ
Y
1
4.2.2.По результатам измерений (п.4.2.1.)определить уровни напряжений логического нуля U0и логической единицыU1 для данного типа микросхем и установить их соответствие паспортнымданным.
4.3.Провести полную минимизацию ФАЛ, представленной в п.2.7. По результатам минимизациисоставить функциональную схему устройства.
5.Содержание отчета
1.Название и цель работы
2.Схема исследуемого устройства
3.Таблицы 1,2,3
4.Результаты измерений U0и U1 (п.4.2.2.)
5.Формулы для расчета и расчет по п.4.3., схема устройства
6.Выводы по работе
6.Контрольные вопросы
1.Какими значениями переменных оперирует алгебра логики?
2.Основные формы задания ФАЛ
3.Вид основных логических функций в алгебраической форме
4.Что такое “логический элемент”?
5.Какие логические функции выполняют элементы Пирса и Шеффера?
6.Чем определяется число возможных комбинаций входных переменных для произвольного логического элемента?
7.Список использованной литературы
Электротехникаи основы электроники. О.А.Антонова, О.П.Глудкин и др., Под ред. проф. О.П.Глудкина.-М.: Высшая школа, 1993.
8.Оглавление
1. Цель работы
1
2. Основные теоретические положения
1
3. Описание обьекта и средств исследования
8
4. Методические рекомендации к выполнению работы
9
5. Содержание отчета
11
6. Контрольные вопросы
11
7. Список литературы
11
8. Оглавление
11