Реферат: Триггеры

1. Общие сведения

Устройство, имеющее два устойчивыхсостояния, называют триггером. Он имеет два выхода, один из них называютпрямым, а другой— инверсным. Потенциалы на них взаимно инвертированы: лог. 1 на одном выходесоответствует лог. 0 на другом. С прихо­дом переключающих (запускающих)сигналов переход триггера из одного состояния в другое происходитлавинообразно, и потен­циалы на выходах меняются на противоположные.

В интервале между переключающими сигналамисостояние триггера не меняется, т. е. триггер «запоминает»поступление сигна­лов, отражая это величиной потенциала на выходе. Это даетвозможность использовать его как элемент памяти.

При лавинообразных переключениях на выходетриггера формируются прямоугольные импульсы с крутыми фронтами. Это по­зволяетиспользовать триггер для формирования прямоугольных импульсов из напряжениядругой формы (например, из синусои­дального).

При двух последовательныхпереключениях триггера на выходе формируется один импульс, т.е. триггер можноиспользовать как делитель частоты переключающих сигналов с коэффициентом, равнымдвум.

Триггеры можно разделить на не тактируемые итактируемые. Не тактируемый (асинхронный) триггер может менять свое состояние

/>Рис.1

переключающими сиг­налами в любое время. Так­тируемый(синхронный) триггер переключается син­хронно с поступлением спе­циальноготактирующего импульса. Эти и другие ти­пы триггеров, показанные в таблице классификации,подробно рассмотрены да­лее.

Промышленность выпус­кает разнообразные типытриггеров в интегральном исполнении. Кроме того, онимогут быть выполнены на цифровых интегральных микросхемах,операционных усилителях и на транзисто­рах. Рис.1.

2. Не тактируемые триггеры

На выходе элемента И-НЕ (ИЛИ-НЕ) имеется инвертор(усилитель). В структуре из двух таких элементов можно обеспечить по­ложительнуюобратную связь, если вход одного элемента соединить с выходом другого, и балансамплитуд. Такой структурой яв­ляется RS-триггер. Он имеет два выхода: прямой (/>) и инверсный (/>) и два входа: S — установки прямоговыхода в 1 (говорят: «установки триггера в 1») и R — установки триггера в0. Такой триггер является асинхронным RS-триггером. Он применяется само­стоятельно, атакже в качестве запоминающей ячейки входит в состав более сложных интегральныхтриггеров.

2.1. Структуры триггеров

Рис.2.

  />

RS-триггер на элементах ИЛИ-НЕ (рис. 2, а). Преждевсего рассмотрим воздей­ствие на такой триггер комбинаций сигналов S=1, R=1 и S=0, R=0. Сочетание S=1, R=1 является запрещенным,так как при нем на обоих выходах триггера устанавли­ваются логические 0 и послеснятия входных сигналов состояние его не­предсказуемо.

Для элемента ИЛИ-НЕ логический 0 являетсяпассивным сигналом: с его поступ­лением на вход состояние выхода элемента неизменяется. Поэтому появление ком­бинации S=0, R=0 не изменяет состояниятриггера.

Логическая 1 для элемента ИЛИ-НЕ являетсяактивным сигналом: наличие ее на входе элемента однозначно определяет на еговыходе логический 0 вне зависимости отсигнала на другом входе. Отсюда следует, что переключающим сигналом для рассматриваемоготриггера является логическая 1, а также то, что вход S (установки триггера всостояние Q=1)должен быть связан с элементом, выход которого принят за />.

Из сказанного ясно, что для переключения триггера в состояниеQ=1 на его входы следуетподать комбинацию S=1, R=0, а для переключения в состояние Q=0 — комбинацию S=0,R=1.

Пусть триггер (рис. 2, а) находится в состоянии 0 (Q=0, />=1), а на входах действуютсигналы S=0,R=0. Для его переключенияв состояние Q=1подадим на входы комбинацию о S=1, R=0. Тогда на выходе элемента Э2 установится логический 0, навходах элемента Э1 будут одновременно присутствовать, логические 0, и на выходеQ установится логическая 1— триггер переключается в новое состояние (Q=1, />=0). Для его переключения изэтого состояния на входы должна поступить комбинация S=0, R=1. После этого на выходеQ будет логический 0, навходах элемента Э2 одновременно окажутся логические 0 и его выход приметпотенциал, соответствующий />=1,—триггер переключается в состояние Q=0, />=1.

/>

Рис.3.

Из изложенного следует, что время переключения триггера (tпер) равно удвоенномувремени переключения логического элемен­та (удвоенному времени задержки — 2tз). Часто, предусматриваязапас, принимают tпер=3tз. Для надежного переключения триггера длительность входногопереключающего сигнала не должна быть меньше tпер. Условное изображениеRS-триггера приведено нарис. 2, б. На рис.3 приведенаидеализированная временная диаграмма RS-триггера,на которой время переключения триггера принято равным нулю. Предпола­гается, что домомента t1S=0, R=0, а триггер находится всостоянии Q=0.В момент t1комбинация S=1,R=0 пере­ключает триггер всостояние Q=1.При t=t2 на входах уста­навливаетсясочетание S=0,R=0, при котором состояниетриггера сохраняется прежним. Комбинация S=1, R=0, появляющаяся в моментt3, и комбинация S=0, R=0 в момент t4 никаких изменений невносят, по-прежнему Q=1. Только в момент t5 сочетание S=0, R=1 вызывает переключение триггера в состояние Q=0. Вслед за этимизменение логической переменной на входе R состоя­ния триггера неменяет. Новое переключение происходит в момент t6 при поступлении навходы комбинации S=1, R=0. Заметим, что запрещенное сочетание сигналов S=1, R=1 на диаграммеотсутствует.

/>

Рис.4.

RS -триггер на элементах И-НЕ (рис. 4, а). Дляэлемента И-НЕ активным сигналом является логический 0: наличие его хотя бы наодном входе обусловливает на выходе логическую 1 независимо от сигналов надругих входах. Логическая 1 для такого элемен­та является пассивным сигналом: сее поступлением на вход состояние выхода элемента не изменяется. В силу сказанноготриггер на элементах И-НЕ переключается логическим 0. На условном изображениитакого триггера (рис. 4, б) это отражают инверсными входами.

Нетрудно понять, что для данного триггеракомбинация входных сигналов S=0, R=0 является запрещенной, а комбинация S=1, R=1 не меняет егопредыдущего состояния.

3 Тактируемые триггеры

На входы логического элемента или устройства сигналы невсегда поступают одновременно, так как перед этим они могут про­ходить через разное число элементов, не обладающихк тому же одинаковой задержкой. Это явление описывают как состязания или гонки сигналов. В результате в течениенекоторого времени на входах создается непредвиденная ситуация: новые значенияод­них сигналов сочетаются с предыдущими значениями других, что может привести кложному срабатыванию элемента (устройства). Последствия гонок можно устранить временным стробированием, когда наэлемент, кроме информационных сигналов, подаются тактирующие(синхронизирующие) импульсы, к моменту прихода которых информационные сигналызаведомо успевают устано­виться на входах.

Тактируемый триггер, кромеинформационных входов, имеет синхронизирующий (тактирующий, тактовый) вход;сигналы на информационныхвходах воздействуют на такой триггер только с поступлением сигнала насинхронизирующий вход.

3.1. Структуры триггеров

/>

Рис.5.

Тактируемый RS-триггер (рис.5, а). Схема такого триггера (собранного наэлементах ИЛИ-НЕ)содержит асинхронный RS-триггер T1 и два конъюнктура входной логики.Последние передают переключающую логическую 1 с информационного S- или R-входа на соответст­вующиевходы Т1 только при наличии на синхронизирующем входе С логической 1. При С=0информация с S-и R-входов на триггер Т1 непередается.

Рассматриваемый триггерможет быть выполнен и на запоминающей ячейке, реализован­ной на элементах И-НЕ.

Условное изображение тактируемого триггераприведено на рис. 5, б. В тексте тактируе­мый RS-триггер сокращеннообозначают как RSC-триггер.

Синхронизирующие входы триггера могут бытьстатическими и динамическими. Статиче­скийвход не теряет своего управляющего действия, пока на нем присутствует тактовый(синхро) импульс. Такие входы имеет триггер, изображенный на рис. 5, а. Вприсутствии тактового импульса эти триггеры будут менять свое состояние прикаждой смене комбинаций логических потенциалов на входах S и R. Динамический синхровходвоздействует на состояние выходов триг­гера в момент своего появления (переднимфронтом) или окончания (задним фронтом).

/>

Рис.6.

Двухступенчатый тактируемый RS-триггер (рис.6, а).Каждая ступень такого триггера представляет собой тактируемый RS-триггер. При появлениина входе С логической 1 триггер Т1 воспринимает информацию на входах S и R, определяю­щую его состояние. В это время на С-входе триггераТ2 за счет инвертора — логический 0, и информация с выходов Т1 невоздействует на Т2. В момент окон­чания действия логической 1 на входе С (С=0)на выходе инвертора появляется логическая 1, разрешающая перезапись в Т2информации из Т1. Таким образом, в первую ступень информация с входов S и R записывается с поступлениемтакто­вого импульса, т. е. по его переднему фронту; состояние первой ступенипереда­ется второй с окончанием тактового импульса, т. е. по его срезу. Поэтому внеш­нему проявлению тактирующегоимпульса C-вход описанного триггера можно рассматривать какдинамический.

Условное изображение двухступенчатого RS-триггера, в которомпереключение выходов второй ступени триггера происходит перепадом входногосигнала из 1 в 0 (перепадом 1 / 0), приведено на рис.6, б. Условное изображениетриггера с C-входом, переключающим триггер перепадом 0/1, приведено на рис. 6,в.

Тактируемый (синхронный) триггер обычно имеет дополнительныеасинхронные входы, но которым он вне зависимости от сиг­нала на тактовом входепереключается в состояние 1 (по входу S) или в 0 (по входу R). Такие входы называютне тактируемыми или асинхронными. Логическиепотенциалы на них воздействуют на запоминающие ячейки триггера непосредственно(для чего эти ячейки триггера выполнены на трехвходовых элементах),минуя входную логику.

Условное изображение двухступенчатого триггера с инверснымиасинхронными входами приведено на рис. 7.

/>

Рис.8.

/>

Рис.7.


D -триггер (триггер задержки) – рис.8. D-триггер имеет один информационный D-вход и тактовый С-вход. Он состоит изсинхронного RSC-триггера, дополненного инвертором. При С=1 потенциал D-входапередается на S-вход триггера T1 (S=D), а на входе R устанавливается потенциалR=/>: сигналы на входахоказываются взаимно инвертированными. Это приводит к тому, что любой сигнал навходе D создает на S- и R-входах комбинацию (S=1, R=0 или S=0, R=1), способнуюпереключить триггер в состояние Q=S=D. Таким образом, при С=1 D-триггерявляется повторителем: на выходе Q повторяется потенциал входа D. Однако этоповторение начинается только с поступлением тактового импульса на вход С, т. е.с задержкой относительно сменившегося потенциала на D-входе. При С=0 триггер Т1и D-вход разобщены, поэтому S=0 и триггер хранит информацию, поступившую сD-входа при С = 1. Так как в D — триггере информация поступает по одной линии –на D-вход, то явление гонок не проявляется. Поэтому в быстродействующихцифровых устройствах используют D-триггеры.

/>

Рис.9.

/>На рис.9 приведенывременные диаграммы D-триггера. Выход Q повторяет состояние D-входа споступлением очередного тактового импульса на вход С, т. е. с задержкой.

D-триггерможно выполнить двухступенчатым. При этом его первая ступень представляет собойодноступенчатый D-триггер, а вторая может быть синхронным RSC-триггером (рис.10, а). Состояние D-входа передается первой ступени с приходом тактовогоимпульса, т. е. по его переднему фронту; вторая ступень (триггер в целом)принимает состояние первой с окончанием тактового импульса, т. е. по егозаднему фронту. Условное изображение двухтактного D-триггера, переключающегосяперепадом 1/ 0 приведено на рис. 10, б.

JK- триггер. Такой триггер имеет информационные входы J и К, которые по своемувлиянию аналогичны входам S и R тактируемого RSС-триггера: при J=1, K=0 триггерпо тактовому импульсу устанавливается в состояние Q=1; при J= 0, К=1–переключается в состояние Q=0, а при J = K= 0 – хранит ранее принятуюинформацию. Но в отличие от RSС-триггера одновременное присутствие логических 1на информационных входах не является для JK-триггера запрещенной комбинацией.

/>

Рис.11.

На рис. 6.11, а изображена одна из функциональныхсхем JK-триггера. Ее отличительной особенностью являются пе­рекрестные связи выходов триггера с входами конъюнктороввходной логики. Благодаря им на эти входы после каж­дого переключения триггера передаются потенциалы, об­ратные тем, какиебыли перед предыдущим переключени­ем, и которые поэтому в состоянииобеспечить новое пере­ключение триггера в противоположное состояние.

Для создания информационных входов J и K элементы Э1 и Э2входной логики первой ступени выбраны трехвходовыми.Переключение выходов второй ступени триггера происходит перепадом 1/0 наC-входе.

При J=K=0 на входах элементов Э1 и Э2 устанавливаются логические 0,которые для триггеров с прямыми входами являются пассивными сигналами — триггерТ1 и, следовательно, JK-триггер в целом сохраняют прежнее состояние. Чтобы навыходе элемента Э1 появилась логическая 1 (которой триггер Т1 может переключатьсяв состояние Р= 1), на его входах необходимо присутствие сигналов J =1, С=1, а также логической1 с выхода /> . Аналогично,логическая 1 будет на выходе элемента Э2, когда K=1, С=1 и Q=1. Таким образом,комбинация J=1,К=0 обеспечивает по тактовому импульсу переключение JK-триггера в целом всостояние Q=1,а комбинация J=0,K=1— в состояние Q=0.

На рис.11, б приведено изображение JK- триггера стремя объединенными конъюнкцией входами J, с тремя объединеннымиконъюнкцией входами K и с входами S и R асинхронной установки. На рис. 11, в показана реализация D-триггера на базе JK-триггера.

/>

Рис.12.

4. Счетные триггеры

Счетный триггер (Т-триггер) отличаетсятем, что он переключается с поступлением каждо­го импульса натактовом входе, называемом в таком триггере счетным. Счетный триггер можно реализовать на базеJK-триггера. Логическая 1 на одном из входов элемента И не оп­ределяетпотенциал на его выходе, поэтому сочетание J=K=1 не влияет на входнуюлогику первой ступени триггера. Теперь онаполучает информацию только с выходов триггера (рис.11, а), котораяустанавливает ее в положение, когда с приходом счетного импульса начнетсяочередное переключение — JK-триггер работает в счетном режиме. Реализациясчетного режима на JK- триггере приведена на рис 12, а.

Счетный триггер просто реализуется и на D-триггере (рис. 12, б).Если после каждого переключения обеспечитьавтоматическую смену уровня потенциала на D-входе,то с каждым импульсом на C-входе триггер будет менять свое состояние. Указанная сменапотенциала будет осуществляться, если D-вход соединить с выходом />. Вторая перекре­стнаясвязь (аналогичная связи в JK- триггере) обеспечивается за счет соединения D-входа с R-входом запоминающейячейки триг­гера через инвертор (см.рис.8).


5. Триггер Шмитта

/>

Рис.13.

Этот триггер (рис. 13,a) стоит особняком в семействе тригге­ров:он имеет один вход, один выход и не обладает свойствами за­поминающего элемента. Триггер содержит дваинвертора, охва­ченных положительной обратной связью, за счет чего выход схе­мыможет изменять свое состояние лавинообразно.

На выходе инвертора потенциал с лог. 0 на лог. 1изменяется при большем входном напряжении, чем при изменении с лог.1 на лог. 0.Поэтому схема (рис.13, а) обладает гистерезисом (рис. 13, б). Это позволяетиспользовать ее в качестве формиро­вателяпрямоугольных импульсов из входного напряжения, в ча­стности, изсинусоидального.

Условное изображение триггера Шмиттаприведено на рис. 13, в.


Литература

1.Калабеков Б.А. Цифровые устройства имикропроцессорные системы —М.: Телеком, 2000г.

2.Потемкин И.С. Функциональные узлы цифровойавтоматики —М.: Энергоатомиздат, 1988 г., c. 166…. 206.

3.Сайт в интернете: WWW. abc. WSV.ru

4.Сайты в интернете: rff.tsu.ru, pub. mirea. ac. ru, foroff. phys. msu.ru

еще рефераты
Еще работы по радиоэлектронике