Реферат: Магистраль ISA
Магистраль ISAбыларазработана специально для персональных компьютеров типа IBM PCAT(начиная с процессора i80286) иявляется фактическим стандартом для всех изготовителей этих компьютеров. В тоже время отсутствие официального международного статуса магистрали ISA(она не утверждена в качестве стандарта ни одниммеждународным комитетом по стандартизации) она долго использовалась на данныхкомпьютерах как основная шина для подключения внешних устройств. В современныхкомпьютерах используются другие более быстрые шины, но они более сложные иразработка устройств сопряжения для них требует совершенно другого подхода.
ISAявилась расширением магистрали компьютеров IBMPCXT. В ней было увеличеноколичество разрядов адреса и данных, увеличено число линий аппаратныхпрерываний и каналов ПДП, а также повышена тактовая частота. К 62-контактномуразъёму прежней магистрали был добавлен 36-контактный новый разъём. Тем не менее,совместимость была сохранена, и платы, предназначенные для IBMPCXT, годятся и для IBMPCAT. Характерное отличие ISAсостоит в том, что её тактовый сигнал не совпадает стактовым сигналом процессора, как это было в XT, поэтому скорость обмена по ней не пропорциональнатактовой частоте процессора.
Магистраль ISAотносится к демультиплексированным (то, есть имеющим раздельные шины адреса иданных) 16-разрядным системным магистралям среднего быстродействия. Обменосуществляется 8- и 16-разрядными данными. На магистрали реализован раздельныйдоступ к памяти компьютера и к устройствам ввода/вывода. Для раздельногодоступа имеются специальные сигналы. Максимальный объём адресуемой памятисоставляет 16 Мбайт, обеспечиваемый 24-мя адресными линиями. Максимальноеадресное пространство для устройств ввода/вывода – 64 Кбайта, обеспечивается16-ю адресными линиями, хотя практически все выпускаемые платы расширенияиспользуют только 10 адресных линий (1 Кбайт). Магистраль поддерживаетрегенерацию динамической памяти, радиальные прерывания и прямой доступ кпамяти. Допускается также захват магистрали.
Наиболее распространенное конструктивное исполнениемагистрали – разъёмы (слоты), установленные на материнской плате компьютера,все одноименные контакты которых соединены между собой, то есть все разъёмыабсолютно равноправны. Особенностью конструктивного решения магистрали являетсято, что платы расширения (дочерние платы), подключаемые к её разъёмам, могутиметь самые различные размеры (длина платы ограничена снизу размером разъёма, асверху – длиной корпуса компьютера). Платы расширения имеют интерфейсные разъёмымагистрали, выполненные печатными проводниками. Количество установочных местдля плат расширения зависит от типа корпуса компьютера и составляет обычно 2-3для Utra-slimlineкорпусов, 3-4 для Slimlineкорпусов,5-6 для Desktopкорпусов, 4-5 для Mini-towerкорпусов, 5-7 для Midi-towerкорпусов иболее 8 для Big-towerкорпусов.
С18………….С1
A31 ………. A1
D1………….D18
B1 ………. B31
Cторона установки элементов
Cторона монтажа
<img src="/cache/referats/19631/image001.gif" v:shapes="_x0000_s1028 _x0000_s1030 _x0000_s1031 _x0000_s1032 _x0000_s1033 _x0000_s1039 _x0000_s1040 _x0000_s1041 _x0000_s1042 _x0000_s1043 _x0000_s1044 _x0000_s1045 _x0000_s1046 _x0000_s1049 _x0000_s1050 _x0000_s1051 _x0000_s1052 _x0000_s1053 _x0000_s1054 _x0000_s1055 _x0000_s1056 _x0000_s1057 _x0000_s1058 _x0000_s1059 _x0000_s1060 _x0000_s1061 _x0000_s1062 _x0000_s1063 _x0000_s1064 _x0000_s1067 _x0000_s1073 _x0000_s1075 _x0000_s1076 _x0000_s1077 _x0000_s1078 _x0000_s1079 _x0000_s1080 _x0000_s1081 _x0000_s1082 _x0000_s1083 _x0000_s1084 _x0000_s1085 _x0000_s1104 _x0000_s1105 _x0000_s1108 _x0000_s1109 _x0000_s1115 _x0000_s1116 _x0000_s1117"> <img src="/cache/referats/19631/image002.gif" " v:shapes="_x0000_s1074" v:dpi=«96»><img src="/cache/referats/19631/image003.gif" " v:shapes="_x0000_s1118" v:dpi=«96»>Разъём магистрали ISAразделён на двечасти, что позволяет уменьшать размеры 8-разрядных плат расширения, а такжеиспользовать платы разработанные для компьютеров IBMPCXT. Внешний вид плат расширения показан нанижеприведённом рисунке.
Теперь рассмотрим, как сигналы используются при обменепо шине ISAи для чего они служат. Сигналы будут описываться какгруппами, так и по отдельности, так как ISAсодержит как шины, которые нужно описывать в группе,так и отдельные сигналы управления, от состояния которых зависит состояниеустройства сопряжения и их необходимо рассматривать по отдельности.
SA0…SA19–фиксируемые адресные разряды (они действительны в течении всего цикла обмена).Используются для передачи 20 младших разрядов адреса памяти и для адресовустройств, ввода/вывода. При обращении к устройствам ввода/вывода действительнытолько сигналы SA0..SA15 (но практически все платы расширения работаюттолько с SA0…SA9). При регенерации памяти действительны толькосигналы SA0..SA7, состояниястарших разрядов не определены. Логика всех сигналов положительная. В режиме MASTERэти сигналы вырабатывает устройство, захватившее магистраль.Тип выходных каскадов – три состояния.
LA17…LA23–не фиксируемые адресные разряды. Используются для адресации памяти и выработкисигнала –MEMCS16.Действительны, только в начале цикла обмена. Исполнитель должен фиксировать ихпо отрицательному фронту сигнала BALE. Приобращении к устройствам ввода/вывода эти сигналы имеют уровень логическогонуля. Логика положительная. Тип выходного каскада – три состояния. Для фиксациинеобходимо использовать регистр типа “защёлка” (с записью по уровню), стробируемыйпо сигналу BALE. При прямом доступе к памятиэти сигналы действительны в течении всего цикла обмена, как и SA0…SA19. В режиме MASTERэтисигналы вырабатывает устройство, захватившее магистраль. Тип выходных каскадов– три состояния.
BALE– (BusAddressLatchEnable– разрешениезащёлкивания адреса) – сигнал стробирования адресных разрядов. Егоотрицательный фронт соответствует действительности адреса на линиях SA0…SA19 и LA17…LA23. Можетиспользоваться устройствами ввода/вывода для заблаговременной подготовки кпредстоящему обмену информацией(применяется редко). Тип выходного каскада — ТТЛ.
-SBHE– (SystemBusHighEnable– разрешение старшегобайта) – определяет тип цикла передачи данных (8- или 16- разрядный).Вырабатывается параллельно с сигналами SA0…SA19 и можетрассматриваться как дополнительный разряд адреса. Становится активным припередаче старшего байта или 16- разрядного слова (определяется сигналом SA0), пассивен при передаче младшего байта. В режиме MASTERисточникомэтого сигнала является устройство, которое захватило магистраль. Тип Выходногокаскада – три состояния.
SD0…SD15–разряды данных. По линиям SD0…SD7 передаётся младший байт, по линиям SD8…SD15 – старшийбайт. Обмен данными с 8- разрядными платами расширения осуществляется полиниям SD0…SD7. Устройствоможет активизировать шину данных, если к нему идет обращение с циклом чтенияили если оно захватило магистраль (в режиме MASTER). Логика сигналов положительная. Тип выходныхсигналов – три состояния.
-SMEMR, -MEMR(MemoryRead– чтение памяти) – стробы чтения данных из памяти.Память должна выставлять данные при активации этих сигналов. Сигнал –SMEMRвырабатывается только при обращении к адресам, непревышающим FFFFF(в пределах 1 Мбайта),сигнал –MEMR–при обращении ко всем адресам. В режиме MASTERэти сигналы вырабатывает устройство, захватившеемагистраль. Тип выходных каскадов – три состояния.
-SMEMRW, -MEMW(MemoryWrite– запись памяти) – стробы записи данных в память.Память должна принимать данные по положительному (заднему) фронту этихсигналов. Сигнал –SMEMWвырабатывается только приобращении к адресам, не превышающим FFFFF(в пределах 1 Мбайта), сигнал –MEMW– при обращении ко всем адресам. В режиме MASTERэти сигналы вырабатывает устройство, захватившеемагистраль. Тип выходных каскадов – три состояния.
-IOR(I/ORead) – стробчтения данных из устройств ввода/вывода. Устройство ввода/вывода должновыставлять свои данные при активации сигнала –IORи снимать их при снятии -IOR. Врежиме MASTERэтот сигнал вырабатывает устройство, захватившеемагистраль. Тип выходных каскадов – три состояния.
-IOW(I/OWrite) – строб записи данных в устройства ввода/вывода.Устройство ввода/вывода должно принимать данные по положительному (заднему) фронтусигнала –IOW. В режиме MASTERэтот сигнал вырабатывает устройство, захватившеемагистраль. Тип выходных каскадов – три состояния.
-MEMCS16(MemoryCycleSelect– выбор цикла для памяти) –сигнал выставляется задатчику о том. Что она имеет 16-разрядную организацию.При отсутствии этого сигнала выполняется 8-разрядный обмен. Сигналврабатывается при распознавании памятью своего адреса на линиях LA17…LA23. Процессорфиксирует его по заднему фронту сигнала BALE. Тип выходного каскада – открытый коллектор.
-I/OCS16(I/OCycleSelect– выбор цикла для устройстваввода/вывода) – сигнал выставляется устройством ввода/вывода для сообщениязадатчику о том, что оно имеет 16-разрядную организацию. При отсутствии этогосигнала выполняется 8-разрядный обмен. Сигнал врабатывается при распознаванииустройством ввода/вывода своего адреса на линиях SA0…SA15. Типвыходного каскада – открытый коллектор.
I/OCHRDY( I/OChannelReady– готовностьканала ввода/вывода) – сигнал снимается (делается низким) исполнителем(устройством ввода/вывода или памятью) по переднему фронту сигналов –IORи –IOWв случае,если он не успевает выполнить требуемую операцию в темпе задатчика. При этомреализуется асинхронный обмен. Если исполнитель успевает работать в темпезадатчика, то сигнал не снимается (фактически не устанавливается в низкийуровень). Цикл обмена в ответ на снятие этого сигнала продлевается на целоечисло периодов сигнала SYSCLK. Сигнал I/OChannelReadyнедолжен сниматься на время, большее заданного в данном компьютере (по стандарту15 мкс), иначе компьютер переходит к обработке не маскируемого прерывания. Типвыходного каскада – открытый коллектор.
I/OCHCK( I/OChannelCheck– проверкаканала ввода/вывода) – сигнал вырабатывается любым исполнителем (устройствомввода/вывода или памятью) для информирования задатчика о фатальной ошибке,например об ошибке четности при доступе к памяти.
-REFRESH(Refresh—регенерация) — сигнал выставляется контроллером регенерации для информированиявсех устройств на магистрали о выполнении циклов регенерации динамическогоОЗУ компьютера (каждые 15 мкс). При регенерации выполняется псевдочтение изодного из 256 адресов ОЗУ (активизируются только разряды адреса SA0...SA7). Полныйцикл регенерации — около 4 мс. Тип выходного каскада — открытый коллектор.
RESETDRV(ResetofDriver—сброс устройства) — сигнал сброса в начальное состояние всех устройств намагистрали. Вырабатывается центральным процессором при включении или сбоепитания, а также при нажатии на кнопку RESETкомпьютера. Внешние платы должны в ответ на этот сигнал(длительностью не менее 1 мс) перевести все свои выходы в высокоимпедансноесостояние. Тип выходного каскада — ТТЛ.
SYSCLK(SystemClock—системный такт) — сигнал системного тактового генератора со скважностью 2(меандр). В большинстве компьютеров его частота равна 8 МГц независимо оттактовой частоты процессора. Если в программе SETUPпредусмотрена возможность изменения тактовой частотымагистрали, пользователь может задавать ее в широких пределах. Но дляобеспечения наибольшей совместимости со всеми имеющимися платами расширения ISAне рекомендуется поднимать эту частоту выше 8 МГц. Ктому же на производительность новых компьютеров в целом она влияет незначительно.В компьютерах XTсигнал SYSCLK— это тактовый сигнал процессора. Тип выходногокаскада — три состояния.
OSC— несинхронизированный с SYSCLKсигналкварцевого генератора с частотой 14,31818 МГц со скважностью 2. Можетиспользоваться платами расширения в качестве тактового сигнала, так как егочастота одинакова для всех компьютеров с магистралью ISA. Тип выходного каскада — ТТЛ.
IRQ(InterruptRequest—запрос прерывания) — сигналы запроса радиальных прерываний. Запросом являетсяположительный переход на соответствующей линии IRQ. Сигнал должен удерживаться до начала обработкипроцессором запрошенного прерывания. Тип выходного каскада — ТТЛ. На каждойлинии IRQдолжен быть один выход. Иногда в литературе можновстретить рекомендацию применять выходы с тремя состояниями, но все равнобольше одного выхода на линию быть не должно во избежание конфликтов сигналов.Многие входы IRQзаняты системными ресурсамикомпьютера (табл. 1.7). Сигналы IRQ0...IRQ2, IRQ8 и IRQ13 задействованы на системной плате и недоступныплатам расширения. В компьютере используются два 8-разрядных контроллерапрерываний. Сигналы IRQ0...IRQ7 относятся к первому из них, aIRQ8...IRQ15 — ко второму. Для каскадирования второгоконтроллера прерываний задействован вход IRQ2. В связи с этим запросы прерывания имеют следующиеприоритеты в порядке возрастания: IRQ7, IRQ6, IRQ5, IRQ4, IRQ3, IRQ15, IRQ14, IRQ12, IRQ11, IRQ10, IRQ9.DRQ(DMARequest— запрос ПДП) — сигналы запросов прямого доступа кпамяти (ПДП). Запросом является положительный переход на соответствующей линииDRQ. Сигнал должен удерживаться до получения ответногосигнала -DACKс тем же номером. Типвыходного каскада — ТТЛ. На каждой линии DRQдолжен быть один выход. В компьютере используютсядва контроллера ПДП. Каналы ПДП, соответствующие первому контроллеру (сигналы DRQ0...DRQ3)предназначены для 8-битного обмена, а соответствующие второму котроллеру (DRQ5...DRQ7) — для16-битного. Канал DRQ4 используется длякаскадирования контроллеров и недоступен пользователям. DRQ0 имеет наивысший приоритет, DRQ7 — наинизший. В IBMPCXTканалDRQ0 использовался для регенерации динамической памяти.Канал DRQ1 зарезервирован для контроллера бисинхронного обмена SDLC, а канал DRQ2 —для контроллера гибкого диска.
Номер прерывания IRQ
INT
Назначение
08h
Программируемый таймер
1
09h
Контроллер клавиатуры
2
0Ah
Каскадирование второго контроллера
8
70h
Часы реального времени (только AT)
9
71h
Программно переадресовано на IRQ2
10
72h
Резерв
11
73h
Резерв
12
74h
Резерв
13
75h
Математический сопроцессор
14
76h
Контроллер жесткого диска
15
77h
Резерв
3
0Bh
Последовательный порт COM2
4
0Ch
Последовательный порт СОМ1
5
0Dh
Параллельный порт LPT2
6
0Eh
Контроллер гибкого диска
7
0Fh
Параллельный порт LPT1
Таблица 2. Назначение аппаратных прерываний ISA.
-DACK(DMAAcknowledge— подтверждение ПДП) — сигналы подтверждения предоставления прямого доступа.Вырабатываются в ответ на соответствующий сигнал DRQв случае, если прямой доступ предоставлен данномуканалу. Удерживаются до окончания прямого доступа. Тип выходного каскада — ТТЛ.
AEN(AddressEnable—разрешение адреса) — используется в режиме ПДП для сообщения всем платамрасширения, что производится цикл ПДП. Устанавливается и снимается параллельнос адресом. При его переходе в активное состояние все платы расширения, неучаствующие в данном ПДП, должны отключаться от магистрали (переходить впассивное состояние). Тип выходного каскада — ТТЛ.
Т/С(TerminalCount—окончание счета) — устанавливается в режиме ПДП тогда, когда по текущему каналуПДП закончен счет циклов пересылок данных. Тип выходного каскада — ТТЛ.
-MASTER(Master— хозяин, задатчик) — используется платой расширения,желающей стать задатчиком магистрали. В этом случае надо выставить сигнал DRQи, получив в ответ сигнал -DACK, установить сигнал -MASTER, а затем через минимум один период SYSCLKможно выставлять адрес и через минимум два периода SYSCLKможно вырабатывать стробы обмена. Если -MASTERудерживается более 15 мкс, то динамическое ОЗУкомпьютера требует регенерации (разрешения сигнала -REFRESH). Типвыходного каскада — открытый коллектор.
Стандартом магистрали ISAустановлены ограничения на максимальное значениетока, потребляемого каждой платой расширения (они связаны только свозможностями используемого разъема). Значения этих токов для всех напряженийпитания приведены в таблице 1.8. Отметим, что максимальный ток потреблениявсеми используемыми платами расширения определяется типом источника питанияданного компьютера и не стандартизован. Вообще же мощность блока питаниязависит от класса компьютера и может варьироваться от 100—150 Вт (для slim-корпусов) до 300—330 Вт (для big-tower).Некоторые современные «зеленые» компьютеры имеют блоки питания с мощностью неболее 75 Вт. Но наиболее типичные параметры источника питания IBMPCATмощностью 200 Вт приведены втаблице 1.9.
Напряжение
8-разрядная плата (XT)
16-разрядная плата
+5 В
3,0 А
4,5 А
-5 В
1,5А
1,5А
+12 В
1,5А
1,5А
-12В
1.5А
1,5А
Таблица 3. Максимальныетокипотребленияплатамирасширения.
Напряжение питания источника
Допустимый ток нагрузки
+5В
7.0...19.8А
-5 В
0,0...0,3 А
+ 12В
2,5...7, ЗА
-12 В
0,0...0, ЗА
Таблица 4. Допустимыетокипотребленияотисточникапитания.
Выходные напряжения источника достигают номинальногоуровня за времяне более 100 мс после включения питания. Источники, как правило, имеютвстроенную защиту от перегрузок, которая включается за время 20 мс. Источникдолжен быть обязательно нагружен по напряжениям +5 В и +12 В. Если по этимвыходам не будет обеспечен минимальный ток потребления, это воспринимается какперегрузка. Для выхода из перегрузки надо выключить и снова включить питаниеисточника через время не менее 1с.
Циклы магистрали ISAВ режиме программного обмена информацией на магистралиISAвыполняются четыре типа циклов:
♦<span Times New Roman"">
цикл записи впамять;♦<span Times New Roman"">
цикл чтения изпамяти;♦<span Times New Roman"">
цикл записи вустройство ввода/вывода;♦<span Times New Roman"">
цикл чтения изустройства ввода/вывода.Наиболее часто УС проектируются как устройства ввода/вывода. Временные диаграммы циклов обмена для этого случая приведены на рис.1.3 (все временные параметры приведены для частоты SYSCLK, равной 8 МГц). Циклы начинаются с выставлениязадатчиком адреса на линиях SA0...SA15 и сигнала -SBHE. Отметим, что несмотря на потенциальную возможностьадресации по 16 линиям адреса, чаще всего используются только 10 младших линий SA0...SA9, так какбольшинство разработанных ранее плат расширения используют только их, и,следовательно, за исключением особых случаев нет смысла обрабатывать старшиеразряды SA10...SA15. Это будетподробнее рассмотрено в главе 2. В
<span Arial",«sans-serif»; mso-bidi-font-family:«Times New Roman»"><img src="/cache/referats/19631/image005.jpg" v:shapes="_x0000_i1025">
Рис. 1.3. Временныедиаграммыцикловпрограммногообмена сустройствамиввода/вывода(всевременныеинтервалы внаносекундах).
ответ на получение адреса исполнитель, распознавшийсвой адрес, должен сформировать сигнал -I/OCS16 в случае, если обмен должен быть 16-разрядным.
Далее следует собственно команда чтения или записи.При цикле чтения задатчик выставляет сигнал -IOR, в ответ на который исполнитель (УС) должен выдатьданные на шину данных. Эти данные должны быть сняты исполнителем послеокончания сигнала -IOR. В цикле записи задатчиквыставляет записываемые данные и сопровождает их стробом записи -IOW. Здесь надо отметить, что хотя в соответствии со стандартомустановка записываемых данных предшествует выставлению -IOW, в некоторых компьютерах реализуется обратныйпорядок: сначала выставляется -IOW, а затемпоявляются данные. Поэтому при проектировании УС надо рассматривать как моментдействительности данных только задний (положительный) фронт сигнала -IOW.
В случае, когда УС не успевает выполнить требуемую отнего команду в темпе магистрали, оно может приостановить на целое числопериодов сигнала SYSCLKзавершение цикла чтения илизаписи с помощью снятия (перевода в низкий уровень) сигнала I/OCHRDY(такназываемый удлиненный цикл). Это производится в ответ на получение сигнала -IORили -IOW. Сигнал I/OCHRDYможетудерживаться низким не более 15,6 мкс, в противном случае процессор переходит врежим обработки немаскируемого прерывания. Отметим, что некоторые изготовителиперсональных компьютеров указывают в сопроводительной документации другиедопустимые величины этого временного интервала (например, 2,5 мкс), так что неследует ориентироваться на максимальную величину, указанную в стандарте, иначенет гарантии работы УС во всех компьютерах.
На рис. 1.4 приведены временные диаграммы цикловобмена с памятью (указаны только временные интервалы, отличающиеся отаналогичных на рис. 1.3). Для асинхронного режима обмена (удлиненного цикла)здесь также используется сигнал I/O CHRDY. Отметим, что УС, работающеекак память, должно обрабатывать все адресные разряды, включая LA17...LA23.
Помимо циклов программного обмена на магистрали ISAмогут выполняться также циклы прямого доступа кпамяти
<span Arial",«sans-serif»; mso-bidi-font-family:«Times New Roman»"><img src="/cache/referats/19631/image007.jpg" v:shapes="_x0000_i1026">
Рис. 1.4. Временныедиаграммыцикловпрограммногообмена спамятью(всевременныеинтервалывнаносекундах).
<span Arial",«sans-serif»;mso-bidi-font-family: «Times New Roman»"><img src="/cache/referats/19631/image009.jpg" v:shapes="_x0000_i1027">
Рис. 1.5. ВременныедиаграммыцикловПДП(t—времяпредоставленияПДП, Т—периодсигналаSYSCLK; все временныеинтервалывнаносекундах).
(ПДП). Временная диаграмма для этого случая показанана рис. 1.5. Так как магистраль ISAимеетраздельные стробы чтения и записи для устройств ввода/вывода и для памяти,пересылка данных в режиме ПДП производится за один машинный цикл. То есть еслиданные надо переслать из устройства ввода/вывода в память, то одновременнопроизводится чтение данных из устройства ввода/вывода (по сигналу -IOR) и их запись в память (по сигналу -MEMW). Аналогично производится пересылка данных из памятив устройство ввода/вывода (по сигналам -MEMRи -IOW).
Цикл ПДП начинается с запроса ПДП от исполнителя, желающегопроизвести обмен, с помощью одного из сигналов DRQ. После освобождения магистрали текущим задатчиком(например, процессором) контроллер ПДП формирует соответствующий сигнал -DACK, говорящий о предоставлении ПДП запросившему егоустройству. Затем контроллер ПДП вырабатывает адрес ячейки памяти, с которойбудет производиться обмен в текущем цикле, и сигнал AEN, который говорит устройству ввода/вывода о том, что кнему идет обращение в режиме ПДП. После этого выставляется строб чтения (-IORили -MEMR), в ответна который источник передаваемых данных выставляет свою информацию на шинуданных, и строб записи (-MEMWили -IOW), по которому данные записываются в приемник данных.Здесь так же, как и в обычном цикле возможен асинхронный обмен (удлиненныйцикл) с использованием сигнала I/OCHRDY.
Одной из особенностей магистрали ISAявляется необходимость проведения регенерациидинамической памяти компьютера с помощью специальных циклов регенерации намагистрали. Временная диаграмма цикла регенерации показана на рис. 1.6. Этициклы выполняет входящий в состав материнской платы компьютера контроллеррегенерации, который должен для этого получать управление магистралью каждые15 микросекунд. Во время цикла регенерации производится чтение одной из 256ячеек памяти (для адресации используются только восемь младших разрядов адресаSA0...SA7). При этомчитаемая информация нигде не используется, то есть это цикл псевдочтения.Проведение 256 циклов регенерации, то есть псевдочтение из 256 последовательныхадресов ОЗУ, обеспечивает полное освежение информации в ОЗУ и ее непрерывноесохранение. Если по каким-то причинам цикл регенерации не производится вовремя,то возможна утеря информации в ОЗУ. Цикл регенерации включает в себявыставление сигналов -REFRESH, адреса SA0...SA7 и -MEMR. В случае необходимости может использоваться сигнал I/OCHRDY.
<span Arial",«sans-serif»; mso-bidi-font-family:«Times New Roman»"><img src="/cache/referats/19631/image011.jpg" v:shapes="_x0000_i1028">
Рис. 1.6. Временныедиаграммыцикловрегенерации(Т—период сигналаSYSCLK, всевременныеинтервалывнаносекундах).
1.2.4.Электрические характеристики линий ISAПри проектировании УС помимо протоколов обмена по магистралинадо учитывать также электрические характеристики сигналов. Стандартмагистрали определяет требования к входным и выходным токам приемников иисточников сигнала каждой из плат расширения. Несоблюдение этих требованийможет нарушить функционирование всего компьютера и даже вывести его из строя.
Выходные каскады передатчиков магистральных сигналовУС должны выдавать ток низкого уровня не меньше 24 мА (это относится ко всемтипам выходных каскадов), а ток высокого уровня—не меньше 3 мА (для выходов стремя состояниями и ТТЛ).
Входные каскады приемников магистральных сигналов должныпотреблять входной ток низкого уровня не больше 0,8 мА, а входной ток высокогоуровня — не больше 0,04 мА.
Кроме этого необходимо учитывать, что максимальнаядлина печатного проводника от контакта магистрального разъема довыводамикросхемы не должна превышать 65 миллиметров, а максимальная емкостьотносительно земли по каждому контакту магистрального разъема не должна бытьбольше 20 пФ.
К некоторым линиям магистрали подключены нагрузочныерезисторы, идущие на шину питания +5 В. К линиям -IOR, -IOW, -MEMR, -MEMW, -SMEMR, -SMEMW, -I/O СНСК подключены резисторы 4,7 кОм, к линиям -I/OCS16, -MEMCS16, -REFRESH, -MASTER, -OWS — 300 Ом, ак линии I/O СН RDY— 1 кОм. Кроме того, кнекоторым линиям магистрали подключены последовательные резисторы: к линиям -IOR, -IOW, -MEMR, -MEMW, -SMEMR, -SMEMWи OSC — резисторы номиналом 22 Ом, а к линии SYSCLK— 27 Ом.