Реферат: Процессор Intel 286

<span Times New Roman",«serif»">Министерство образования РоссийскойФедерации

Таганрогский ГосударственныйРадиотехнический Университет

Кафедра Автомобильной ЭлектроникиРеферат

<img src="/cache/referats/7121/image001.gif" v:shapes="_x0000_s1026">

Выполнили:

Студенты гр. Р-99

Андриевский В.

Апальков Д.

Априщенко А.

Воронин А.

Проверил:

Чернов Е. И.

Таганрог 2001

ВВЕДЕНИЕ

     Успехи новой  технологии привели к широкому распространениюперсональных компьютеров,  позволяющихрешать задачи,  требующие весьма большихвычислений.  Типичным и наиболеераспространенным представителем таких мощных персоналок" является   компьютер PC/ATпроизводства фирмы IBM. Этот компьютер разработан на основе процессора 80286фирмы INTEL,  представляющего сейчас одиниз наиболее мощных  шестнадцатиразрядныхмикропроцессоров,  хотя за последнеевремя появились более производительные процессоры,  и 80286 был снят спроизводства в ведущих странах.  Но стоитостановиться на рассмотрении этого процессора и построенных  на  егооснове  системах,  т.к. на  их примере нагляднее всегополучить представление о новом классе машин — серии AT.

     В данной работе рассмотрены основныеданные и сравнительные характеристики на примере самой ранней модели компьютерана отдельных логических ИМС и некоторых БИС, без применения микросхем сверхвысокойстепени интеграции и специальных ПЛИС и ПЛМ, на основе которых создаютсякомпьютеры сегодня. Рассматривается центральный процессор с самой низкойтактовой частотой для 80286 чипов — 6 Мгц.

ФУНКЦИОНИРОВАНИЕМИКРОКОМПЬЮТЕРОВ

С ШИННОЙ ОРГАНИЗАЦИЕЙ

     Шины микрокомпьютера  образует группа линий передачи сигналов садресной информацией,  данных,  а также управляющих сигналов. Фактически  ее можно разделить на три части: адреснуюшину, шину данных и шину управляющих сигналов.

     Уровни этих  сигналов в  данный  момент времени определяют состояние системы вэтот момент.

     Синхрогенераторгенерирует тактовый сигнал CLK для синхронизации внутреннего функционирования процессора и другихмикросхем. Сигнал RESET производит сброс процессора в начальное состояние. Этосостояние показано на рисунке упрощенно. Сигнал –READY также формируется спомощью  синхрогенератора.  Он предназначен

для удлинения  циклов при работе с медленными периферийнымиустройствами.

     На адресную  шину, состоящую  из 24 линий,  микропроцессор выставляет адрес байта илислова,  который будет пересылаться пошине данных в процессор или из него. Кроме того, шина адреса используетсямикропроцессором для  указания  адресов периферийных портов, с которыми производится обмен данными.

     Шина данных состоит из 16 линий.  по которым возможна передача как отдельныхбайтов. так и двухбайтовых слов. При пересылке байтов возможна передача и постаршим 8 линиям, и по младшим. Шина данных двунаправлена, так как передачабайтов и слов может производится как в микропроцессор, так и из него.

     Шина управления формируетсясигналами,  поступающими непосредственноот микропроцессора, сигналами от шинного контроллера, а также сигналами,идущими к микропроцессору от других микросхем и периферийных адаптеров.

    Микропроцессор использует  шинный контроллер для формированияуправляющих сигналов,  определяющихперенос данных по  шине. Он выставляеттри сигнала -SO,  -SI,  M/-IO, которые определяют тип цикла шины (подтверждение прерывания, чтениепорта ввода/вывода,  останов,  чтение памяти,  запись в память).  На основании значений этих сигналов шинныйконтроллер  формирует  управляющие сигналы, контролирующие динамикуданного типа шины.

     Для того, чтобы понять динамику работы,разберем, каким образом  осуществляетсяпроцессором чтение слов из оперативной памяти. Это происходит в течение 4 тактов CLK, или  2  состояний процессора  (т.е. каждое  состояние  процессора длится 2 такта синхросигнала CLK). Во время первого состояния,  обозначаемого,как  Т_4s_0,  процессор выставляет на адресную шинузначение адреса, по которому будет читаться слово.  Кроме того, он формирует  на шине  совместно с шинным контроллером соответствующие значения управляющихсигналов.  Эти сигналы и адресобрабатываются схемой управления памятью, в результате чего, начиная с серединывторого состояния процессора Т_4c_0 (т.е. в начале четвертого такта CLK), нашине данных появляется значение содержимого соответствующего слова из оперативной памяти. И наконец,процессор считывает значение  этого словас шины данных.  На этом перенос (копирование)значения слова из памяти в процессор заканчивается.

     Таким образом,  если частота кварцевого генератора,определяющая частоту CLK,  равна 20МГц,  то максимальная  пропускнаяспособность шины  данных  равна (20/4) миллионов слов в секунду, или 10В/сек. Реальная пропускная способность существенно ниже.

ОРГАНИЗАЦИЯСИСТЕМЫ ШИН L,X,S и M

В КОМПЬЮТЕРЕ PC/AT

     На самомделе,  в реальном компьютере имеется  не одна,  а несколько шин (рис.  2). Основных шин всего три, а обозначаются они как L- шина,  S- шина, X- шина. Нами ране рассматриваласьL-шина. Можно ввести понятие удаленности шины от процессора,  считая, что чем больше буферов отделяют шину,тем она более удалена от процессора.

    Основной шиной, связывающейкомпьютер в единое целое, является S- шина.  Именно  она выведена на 8 специальных разъемов слотов. Эти слоты хорошо видны насистемной плате компьютера.  В них стоятплаты периферийных адаптеров.

     Линии адреса, идущие от микропроцессора,образуют так называемую L-  шину.  Для передачи  этого адреса на S- шинуимеются специальные буферные регистры- защелки. Эти регистры- защелки не толькопередают адрес с L- шины на S- шину, но так же разъединяют их в случае  необходимости.  Такая необходимость  возникает, например,когда  осуществляется  прямой доступ к памяти.  В этом случае на S- шину выставляютконтроллер прямого доступа 8237А  и такназываемые  страничные  регистры. Они подключены к X- шине, которая так же через буферные регистрысоединена с системной  S-шиной. Такимобразом,  наличие трех шин позволяетвыставлять адреса на системную шину различным микросхемам.

     Все микросхемы на системной плате,  кроме процессора и сопроцессора, подключены кX-  шине, в  которой  имеется адресная часть (XА- шина),  линияданных (XD- шина) и управляющие сигналы (XCTRL- шина).  Поэтому они отделены от процессора двумябуферами: между L- и S- шинами и между S- и X- шинами.

     Кроме этих трех шин в компьютере имеетсяM- шина,  предназначенная для  отделения системной S- шины от оперативнойпамяти.

РЕГИСТРЫ ПРОЦЕССОРА 80286

     Набор регистров процессора 80286представляет собой строгое расширение набора регистров 8086,  который имел 14 регистров.  В процессоре 80286 появились дополнительноеще 5 новых  регистров, в результате чегоих общее число увеличилось до 19.

     Далее рассматриваются так  называемые «видимые»  регистры,содержимое  которых можно либо прочитать,  либо изменить программным способом.  Отметим, что в процессоре имеются«невидимые регистры», хранящие различную  информацию для работыпроцессора и ускоряющие его работу. Регистры представлены на рисунке («невидимые» изображеныодинарной линией).

     Регистры можно объединить в группы посхожести  выполняемых ими функций. Впервую группу, называемую группой регистров общего назначения, входят регистрыAX, BX, CX, DX. Они предназначены в основном для хранения данных шестнадцатибитныхслов.  Только регистры BX и DX могутдополнительно использоваться  как  адресные: регистр  BX- как адрес смещения байта или слова воперативной памяти,  регистр DX- какадрес порта ввода/вывода. При обработке данных каждый  из  этих регистров имеет свои особенности.Например, регистр AX всегда используется как один из операндов в командеумножения,  регистр CX используется каксчетчик командой LOOP организации цикла, DX как расширение регистра AX в командахумножения и деления. Эти регистры можно рассматривать как состоящие из двуходнобайтовых регистров каждый:  AXсостоит из AH  и AL, BX- из BH и BL ит.д.

     Следующую группу образуют регистры  SP, BP,  SI,  DI. Эта группа называется группой  адресных  и индексных регистров.  Из названия видно, что эти регистры могутиспользоваться в качестве адресных. Кроме того, их можно использовать вкачестве операндов в инструкциях обработки данных.

     Третья группа регистров CS, DS, SS, ESобразует группу сегментных регистров.  Впроцессоре 80286 доступ к  данным  и  кодупрограммы осуществляется через «окна» размером максимум 64К каждое.Есть окно с программой,  его началоопределяется  регистром CS; есть окно сданными,  начало которого определяетсярегистром DS. Начало окна со стеком определяется регистром SS,  а дополнительного окна с данными- регистромES.

     В процессоре 80286 появилась возможностьразмещать  таблицу векторов прерываний  в произвольном месте оперативной памяти,  а не обязательно в самом начале,  как в процессоре 8086. Для этого имеется специальныйрегистр IDTR,  по структуре аналогичныйспециальному сорокабитному регистру GDTR (определяющийположение  и размер глобальнойдескрипторной таблицы,  для определенияже локальной дескрипторной таблицы имеется шестнадцатибитный  регистр LDTR). Он  определяет начало и размер таблицы векторов прерываний. Имеются так же специальныекоманды его чтения и записи.

     Регистр IP служит  для  хранения адреса смещения следующейисполняемой команды, а регистр F- для хранения флагов.

     В процессоре  80286 появился новый регистр MSW,  называемый словом состояния,  или регистром состояния.  Его значение прежде всего  в том, что,  загружая этот регистрсостояния специальным значением (с битом PE=1), мы тем самым переключаем режим работы с обычного на защищенный.

     И, наконец,  последний девятнадцатый регистр TR  служит для организации многозадачной работы процессора в защищенном режиме. Вобычном режиме он просто недоступен. Этот регистр служит  селекторомсегмента состояния задачи. Существуют выполняемые только в защищенном режимекоманды чтения этого регистра TR и записи в него.

     Таким образом,  а процессоре 80286 при сравнении его с 8086появилось пять  новых  «видимых» регистров и шесть«невидимых», четыре из которых связаны с регистрами CS, DS, SS, ES.Все новые регистры служат  для  управления доступом к памяти и организациимногозадачной работы процессора.

 

Память

            

     Системная плата предусматриваетподключение двух банков памяти, каждый  из  которых содержит 128K 18-разрядных слов;  при этом общий объем памяти составляет 512 кбайт с контролем по четности.

Микропроцессор

     Микропроцессор INTEL 80286 предусматривает24-разрядную адресацию,  16-разрядныйинтерфейс памяти,  расширенный наборкоманд,  функции ПДП и прерываний,аппаратное умножение и деление чисел с плавающей запятой,  объединенное управление  памятью, 4-уровневую защиту памяти,  виртуальное адресное пространство на 1гигабайт (1 073 741 824 байта) для каждой задачи и два  режима работы :  режим реальной адресации, совместимый смикропроцессором 8086, и режим защищенной виртуальной адресации.

Режим реальной адресации

     В режиме реальной адресации физическаяпамять  микропроцессора представляетсобой непрерывный массив объемом до одного мегабайта.  Микропроцессор обращается к памяти, генерируя20-разрядные физические адреса.

    20-разрядный адрес сегментапамяти состоит из двух  частей: старшей16-разрядной переменной части и младшей 4-разрядной части,  которая всегда равна нулю. таким образом,  адреса сегментов всегда начинаются с числа,кратного 16.

     В режиме реальной адресации  каждый сегмент  памяти  имеет размер 64 Кбайта и может быть считан,  записан или изменен. Если операндыданных  или  команд попытаются  выполнить  циклический возврат  к концу сегмента,   может произойти прерывание или возникнутьисключительная ситуация ;  например,   если младший байт

слова смещен на FFFF,  а старший байт равен 0000.  если в режиме реальной адресацииинформация,  содержащаяся всегменте,  не использует  все  64Кбайт,  неиспользуемое пространство можетбыть предоставлено другому сегменту в целях экономии физической памяти.

Режим защиты

     Режим защиты  предусматривает  расширенное адресное пространство физической и виртуальной памяти,  механизмы защиты памяти,  новые операции по поддержке операционныхсистем и виртуальной памяти.

     Режим защиты обеспечивает виртуальноеадресное пространство на 1 гигабайт для каждой задачи в физическом адресномпространстве  на 16 Мегабайт.  виртуальное пространство может быть большефизического,  т.к. любое использованиеадреса,  который не распределен  в физической памяти,   вызываетвозникновение исключительной ситуации, требующей перезапуска.

     Как и режим  реальной  адресации, режим защиты использует 32-разрядные указатели,  состоящие из 16-разрядного  искателя и компонентов смещения. искатель, однако,  определяет индекс в резидентной таблицепамяти, а не старшие 16 разрядов адреса реальной памяти. 24-разрядный базовыйадрес желаемого сегмента памяти получают из таблиц памяти.  для получения физического  адреса к базовому адресу сегмента добавляется 16-разрядное смещение.Микропроцессор автоматически обращается к таблицам,   когда в  регистр  сегмента загружается искатель.  Все команды, выполняющие загрузку регистра, обращаются к таблицам памяти бездополнительной  программной  поддержки. таблицы памяти содержат 8-байтовые значения,  называемые описателями.

Производительность системы

     Микропроцессор 80286 работает с частотой 6Мгц, в результате чего период синхроимпульсов составляет 167 Нс.

     Цикл шины требует 3 периода синхроимпульсов( включая  один цикл  ожидания); таким  образом  достигается 500-наносекундный 16-разрядный цикл работы микропроцессора. операциипередачи данных по 8-разрядной шине на 8-разрядные устройства занимают 6периодов синхроимпульсов (включая 4 цикла ожидания),  в результате

чего достигается1000-наносекундный цикл работы микропроцессора. Операции передачи данныхпо  16-разрядной  шине на  8-разрядные устройства  занимают 12  периодов  синхроимпульсов ( включая 10 циклов ожиданияввода-вывода),   в результате  чего достигается 2000-наносекундный цикл работы микропроцессора.

Системные прерывания

     Микропроцессор немаскируемых  прерываний (НМП) 80286 и две микросхемы контроллера прерываний 8259A обеспечивают16  уровней системных  прерываний. ниже  эти  уровни приводятся  в порядке уменьшенияприоритета.

     Замечание: как все прерывания, так и любоеиз них в отдельности, могут маскироваться (включая НМП микропроцессора).

Описание сигналов каналаввода-вывода

     Ниже приводится описание сигналов каналаввода-вывода  системной платы.  все сигнальные линии  ТТЛ- совместимы.  Адаптеры ввода-выводадолжны рассчитываться максимально на две маломощных нагрузки ТТЛШ на однулинию.

     Адресные разряды 0 — 19 используются дляадресации к памяти и устройствам ввода — вывода внутри системы. эти 20 адресныхлиний,  вместе с линиями LA17 — LA23,  обеспечивают доступ к 16 Мбпамяти. SA0 — SA19 выводятся в системную шину, когда 'BALE' имеет  высокий уровень,   и защелкивается по заднему фронту 'BALE'.Эти сигналы генерируются микропроцессором или контроллером  ПДП. Ими могут также управлять другиемикропроцессоры или контроллеры ПДП, находящиеся на канале ввода-вывода.

     Эти сигналы (не защелкнутые)используются  для  адресации к памяти и устройствам ввода-вывода внутри системы,  они обеспечивают доступ  к 16 Мб памяти.  Эти сигналы истинны,  когда 'BALE' имеет высокий уровень.  LA17 — LA23 не  защелкиваются во  время циклов микропроцессора ипоэтому не сохраняют истинность в течение всего цикла.  Целью этих адресных линий  является генерация сигналов выбора памяти для циклов памяти с одним состояниеможидания.  эти сигналы выбора должны защелкиватьсяадаптерами ввода -  вывода по заднемуфронту 'BALE'.  Этими сигналами могуттакже управлять другие микропроцессоры или контроллеры ПДП,  находящи-еся наканале ввода-вывода.

CLK(O)

     Это сигнал синхронизации системы счастотой 6 Мгц, он рассчитан на цикл микропроцессора длительностью 167 Нс.Рабочий цикл составляет 50% этого сигнала. Сигнал должен использоваться толькодля целей синхронизации.  он непредназначен для тех случаев, когда требуется постоянная частота.

RESET DRV(O)

     'RESET DRIVE' используется для  очистки или  инициализации логических  схем системы  при включении питания илипри падении напряжения на линии. этот сигнал активен при высоком уровне.

SD0 — SD15 (ввод-вывод)

     Эти сигналы обеспечивают установкуразрядов 0 — 15 для микропроцессора, памяти и устройств ввода-вывода. D0является младшим разрядом,   а D15 — старшим.  Все 8-разрядные устройства  на канале ввода-вывода должны использоватьдля связи с микропроцессором разряды D0 — D7. 16-разрядные устройства используютразряды D0 — D15.  для поддержки8-разрядных устройств данные с линий D8 — D15 будут выводиться на линии  D0 -  D7  во время  циклов 8-разрядных  передач на эти устройства;  при передачеданных из 16-разрядного микропроцессора на 8-разрядное устройство эти данныепреобразуются в 8-разрядные.

BALE(O) (с буферизацией)

     Сигнал 'BUS ADDRESS LATCH ENABLE'генерируется контроллером шины 82288 и используется на системной  плате для  защелкивания истинных  адресов и сигналов выбора памяти,  поступающих из микропроцессора. Канал ввода — вывода рассматривает его как индикатор истинного адреса микропроцессора или ПДП(когда используется

'AEN').  Адреса микропроцессора SA0 — SA19защелкиваются по заднему фронту 'BALE'. Во время циклов ПДП на 'BALE'устанавливается высокий уровень.

I/O CH CK (I)

     Сигнал '-I/O  CHANNEL CHECK'  обеспечивает системную платуинформацией об ошибках четности в памяти или устройствах на  канале ввода — вывода.  Когда сигнал активен, он индицируетнеустранимую системную ошибку.

I/O CH RDY (I)

     Сигнал 'I/O CHANNEL READY' устанавливаетсяпамятью или устройством ввода-вывода на низкий уровень ( нет готовности), чтобыудлинить циклы ввода-вывода или памяти. Любое устройство с низким быстродействием,  использующее эту линию,  должно установить на ней низкий уровень,  как только обнаружит свой истинный адрес

и команду чтения или записи.  Машинные циклы продлеваются на целоечисло  периодов  синхронизации (167 Нс).  Этот сигнал должен сохранять низкий уровеньне менее 2,5 Мкс.

IRQ3 — IRQ7, IRQ9 — IRQ12 и IRQ14- IRQ15

     Сигналы 'INTERRUPTREQUEST' 3 — 7,  9 — 12, 14 и 15 используются для сообщениямикропроцессору о том,  что устройствоввода-вывода требует обслуживания. Запросы на прерывание имеют приоритетнуюструктуру: IRQ9 — IRQ12,  14 и 15 имеютвысший приоритет ( IRQ9 — наивысший),  аIRQ3 — IRQ7 имеют низший приоритет (IRQ7 — наинизший).  Запрос на прерывание  генерируется,   когда уровень  на  линииIRQ изменяется с низкого на высокий. Высокий уровень на линии должен сохраняться до тех пор,   пока микропроцессор  не подтвердит запрос на прерывание (подпрограмма обслуживания прерываний ). IRQ13 используется на системнойплате,  но не доступен на каналеввода-вывода.  IRQ8 используется длячасов реального времени.

-IOR(I/O)

     Сигнал '-I/O READ' обеспечивает передачуданных с  устройства ввода — вывода вшину данных.  Сигнал может управлятьсясистемным микропроцессором или контроллером ПДП или же микропроцессором иликонтроллером ПДП,   находящимися на каналеввода-вывода. Этот сигнал активен при низком уровне.

-IOW(I/O)

     Сигнал '-I/O WRITE' обеспечивает чтениеданных из шины данных  в  устройство ввода-вывода.  Сигнал может управляться любыммикропроцессором или контроллером ПДП в  системе,  активен при низком уровне.

-SMEMR(O) -MEMR(I/O)

     Эти сигналы обеспечивают передачу данных сустройств памяти в шину данных. '-SMEMR' активен только тогда, когда адресвыбора памяти находится в нижнем 1 Мб пространства памяти.  '-MEMR' активен  во  всех циклах чтения памяти.  '-MEMR' может управляться любыммикропроцессором или контроллером ПДП в системе. 

'-SMEMR' образуется из '-MEMR' иадреса выбора нижнего 1 Мб памяти.  Еслимикропроцессор на канале ввода — вывода захочет управлять сигналом '-MEMR', тов течение одного периода синхронизации перед активизацией '-MEMR' все адресныелинии на шине должны быть истинными. оба сигнала активны при низком уровне.

DRQ0 — DRQ3 иDRQ5 — DRQ7 (I)

     Запросы на ПДП 0 — 3 и 5 — 7 являютсяасинхронными запросами канала,  используемымипериферийными устройствами и микропроцессорами канала ввода-вывода дляполучения ПДП ( или управления системой). Запросы  имеют  приоритетную структуру :  DRQ0 имеет высший приоритет, а DRQ7 — низший.Запрос генерируется путем установки активного уровня на линии DRQ. Линия DRQ должна сохранять высокий уровень до тех пор,   пока не станет активной линия подтверждениязапроса на ПДП (DACK). По запросам DRQ0 — DRQ3 выполняется 8-разряднаяпередача,  а по DRQ5 — DRQ7  16-разрядная. DRQ4  используется на  системной плате и не доступендля канала ввода- вывода.

-DACK0  — -DACK3   и -DACK5  — -DACK7 (O)

     Сигналы подтверждения ПДП 0 — 3 и 5 -  7 используются  для подтверждения  запросов на  ПДП (DRQ0 — DRQ7),  они активны при низком уровне.

 

AEN (O)

     Сигнал 'ADDRESS ENABLE' используется дляблокирования  микропроцессора  и других устройств от каналаввода-вывода,   чтобы разрешить режимПДП. Когда эта линия активна,  управлениеадресной шиной, линиями команды чтения шины данных (для памяти и ввода-вывода)  и линиями  команды записи  (для памяти и ввода-вывода) принадлежит контроллеру ПДП.

-REFRESH (I/O)

     Этот сигнал  используется для индикации цикла регенерациии может управляться микропроцессором на канале ввода-вывода.

T/C (O)

     Сигнал 'TERMINAL COUNT' обеспечиваетимпульс,  когда достигается заданноечисло циклов в любом канале ПДП.

SBHN (I/O)

     Сигнал 'BUS  HIGH ENABLE'  (системный) индицируетпередачу данных в верхнем байте шины данных, SD8  -  SD15. 16-разрядные устройства используют 'SBHE', чтобы привязать буферы шиныданных к SD8- SD15.

-MASTER (I)

     Этот сигнал  используется с линией DRQ для полученияуправления системой. Процессор или контроллер ПДП на канале ввода-вывода  могут подать  сигнал DRQ в канал ПДП вкаскадном режиме и получить в ответ сигнал -DACK.  Получив  -DACK, микропроцессор ввода-вывода может установить на линии '-MASTER' низкийуровень,

что позволит  ей получить управление системными линиямиадресов, данных и управления (состояние, называемое трехстабильным).После  установки низкого уровня на'-MASTER' процессор ввода-вывода должен подождать один системный период синхронизации,прежде чем получит управление линиями адресов и данных, и два периодасинхронизации, прежде чем подать команду READ или WRITE. Если сигнал сохраняетнизкий уровень более 15 Мкс,  содержимое системной памяти может бытьпотеряно из-за отсутствия регенерации.

-MEM CS16 (I)

     Сигнал '-MEM 16 CHIP SELECT' сообщаетсистемной плате,  является ли данная передача16-разрядной, с  одним состояниеможидания и циклом памяти. Этот сигнал должен формироваться из адреса  выбора устройства LA17 — LA23,   а управляться открытым коллектором или  трехстабильнымформирователем,  обеспечивающим ток

утечки 20 MA.

 -I/OCS16 (I)

     Сигнал '-I/O 16 CHIP SELECT' сообщаетсистемной плате,  является ли данная передача16-разрядной,  с одним состояниеможидания и циклом памяти. Этот сигнал должен формироваться из адреса выбора устройства,   а управляться открытым  коллектором или 3-стабильным формирователем, обеспечивающим  ток утечки 20 MAсигнал активен при низком уровне.

OSC (O)

     Сигнал 'OSCILLATOR' (OSC) являетсяскоростным синхронизирующим сигналом с периодом 70 Нс(14,31818 Мгц).  Этот  сигнал не синхронен с сигналом синхронизации системы. Рабочий цикл сигнала составляет50 %.

0WS (I)

     Сигнал 'ZERO  WAIT STATE' сообщает микропроцессору,  что он может выполнить данный цикл шины бездополнительных циклов  ожидания.  Чтобы исполнить цикл памяти для 16-разрядногоустройства без циклов ожидания,  сигнал'0WS' формируется из адреса  выбораустройства,  стробируемогокомандой чтения или записи. Чтобы исполнить цикл памяти для 8-разрядногоустройства минимум с  двумя состояниямиожидания,   сигнал '0WS' долженактивизироваться через один системный период синхронизации после того,  как команда чтения  или записи  станет активной путем стробирования адресом выбора устройства.  Команды чтения и  записи активизируются  по заднему фронтусистемного синхроимпульса. '0WS' активен при низком уровне и должен управлятьсяоткрытым коллектором или  3-стабильнымформирователем с током утечки 20 ма.

              

Сопроцессор

     Математический сопроцессор персональногокомпьютера IBM  PC AT  позволяет ему выполнять скоростныеарифметические и логарифмические операции, а также тригонометрические функции с высокой точностью.

     Сопроцессор работает параллельно  с микропроцессором,  это сокращаетвремя вычислений,  позволяя сопроцессорувыполнять математические операции,  в товремя как микропроцессор занимается выполнением других функций.

     Сопроцессор работает с семью типами числовыхданных,  которые делятся на следующие трикласса:

   — двоичные целые числа (3 типа);

   — десятичные целые числа (1 тип);

   — действительные числа (3 типа).

Условия программирования

     Сопроцессор предлагает расширенный наборрегистров,  команд и типов данных длямикропроцессора.

     Сопроцессор имеет восемь  80-разрядных регистров,  которые эквивалентны  емкости сорока 16-разрядных регистров в микропроцессоре. В регистрах можнохранить во время вычислений временные и постоянные результаты,  что сокращает расход памяти,  повышает быстродействие,   а также улучшает возможности доступа  к шине. Пространство  регистровможно использовать как стек или как постоянный набор регистров .  При использовании пространства в  качестве стека  работа  ведется только с двумя верхними стековымиэлементами. В следующей таблице показано представление больших и малых чисел вкаждом типе данных.

Условия аппаратного обеспечения

     Математический сопроцессор  использует тот  же   генератор синхроимпульсов,   что и микропроцессор. Он работает счастотой, равной одной трети частоты системных синхроимпульсов  микропроцессора.  Сопроцессор подсоединен так,  что он функционирует как устройствоввода-вывода через порт ввода-вывода с адресами 00F8, 00FA и 00FC.  Микропроцессор посылает коды операций иоперанды в эти порты ввода-вывода, через них он также принимает и записывает впамять результаты вычислений. Сигнал занятости сопроцессора сообщаетмикропроцессору о том,   что он исполняетоперации.  По команде «WAIT»микропроцессор ожидает, пока сопроцессор закончит исполнение.

     Сопроцессор выявляет  шесть различных исключительных ситуаций,  которые могут возникнуть во время исполнениякоманды. Если маска соответствующего исключения в сопроцессоре не установлена,сопроцессор устанавливает сигнал ошибки, по которому генерируется  прерывание 13,  и сигнал 'BUSY' фиксируется вустановленном состоянии.  Сигнал'BUSY'  может  быть очищен  командой  записи 8-разрядного  ввода-вывода по адресу F0,  при условии что D0-D7равны нулю.

     Код самоконтроля при включении питания всистемном ПЗУ разрешает прерывание 13 и устанавливает вектор этого  прерывания, указывающий  на рабочую программуПЗУ. Эта программа очищает защелку сигнала 'BUSY' и передает затем  управление  по адресу, указанному  векторомнемаскированного прерывания.  Этопозволяет использовать код, записанный для любого персонального компьютера IBM, в IBMPCAT. Драйвер немаскируемыхпрерываний должен прочитать состояние сопроцессора,  чтобы определить, было ли НМП вызваносопроцессором. Если нет, то управление передается исходному драйверу НМП.

     Сопроцессор предусматривает  два режима  работы,  подобные двум режимам микропроцессора. послесброса при включении питания или при  операции  записи ввода — вывода в порт с адресом 00F1 сопроцессор находится в режимереальной  адресации.  Этот режим совместим с сопроцессором 8087,  который используется с другими персональными компьютерами IBM.Сопроцессор может быть переведен в режим защиты с помощью команды SETPM ESC. Врежим реальной адресации он может возвратиться, если будет выполнена операциязаписи  ввода-вывода в порт с адресом00F1,  при условии что D0-D7 равны 0.

Базовая система ввода-вывода (BIOS)

     Базовая система ввода-вывода (BIOS)находится в ПЗУ на системной плате.  Онаобеспечивает управление уровнями для основных устройств  ввода-вывода в системе.  На дополнительныхадаптерах могут размещаться дополнительные модули ПЗУ,   которые обеспечивают управление уровнямиустройства на этом дополнительном адаптере. Рабочие программы BIOS позволяютпрограммисту, работающему на языке ассемблера, выполнять операции ввода-вывода в блоковом (диски или дискеты) или в символьномформате без учета адреса  и параметровустройства.  BIOS предусматривает такиесистемные услуги,  как определениевремени суток и размера памяти.

     Целью BIOS является обеспечениеоперационной связи с системой и освобождение программиста от заботы обаппаратных характеристиках устройств. Интерфейс BIOS отделяет пользователя от аппаратуры,  позволяя добавлять к системе новыеустройства, сохраняя  при этом связь сустройством на уровне BIOS.  В этомслучае аппаратные изменения и расширения становятся  «прозрачными»  для пользователя.

Использование BIOS

     Доступ к BIOS  обеспечивается черезпрограммные прерывания микросхемы 80286 в режиме реального времени.  Каждая точка входа в BIOS доступна черезсобственное прерывание.  например, дляопределения объема базового ОЗУ, доступного в системе, содержащей 80286,