Реферат: Интерфейсные БИС, параллельный и последовательный в/в, сопроцессор в/в, наиболее известные БИС, Модемы, протоколы обменами данных

             Общие сведен

-+я и технические характеристики специализированного процессоравводаа-вывода К1810ВМ89

Микросхема К1810ВМ89 представляет собойоднокристальный 20-битовый                  специализированныйпроцессор ввода — вывода (СПВБ), выполненный по высо­кокачественной n-МОП -технологии [4, 5, 15]. Кристалл микросхемыразмером  5,5*5,5 мм потребляет мощностьне более 2.5 Вт от источника питания напряжением+5 В. Схема выпускается в 40-выводномкорпусе. Синхронизуется однофазными импульсами счастотой повторения 1—5 МГц от внешнеготактового генератора.

Процессор К1810ВМ89 (обозначаемый далее для краткостиВМ89) ис­пользуется совместно с центральным процессором ВМ86ВМ88, а такжеК580ВМ80. Он предназначен для повышения производительности систем на базе МПК К1810 благодаря освобождению ЦП от управлениявводом — выводом и осуществлениювысокоскоростных пересылок с прямым доступам в память(ПДП пересылок). К основным функциям СПВБ ВМ89 относятся инициализация и управлениеконтроллерами внешних устройств, обеспечение гибких и универсальных пересылок сПДП. Процессор может работать параллельно с ЦП одновременно по двум каналамввода — вывода, каждый из которыхобеспечивает скорость передачи информации до1,25 Мбайт/с при стандартной тактовой частоте 5 МГц. Организация связиСПВВ с центральным процессором через память повышает гибкость взаимодействия иоблегчает создание модульного программного обеспечения, что повышает надежностьразрабатываемых схем.

Процессор ВМ89 имеет два идентичныхканала ввода — вывода, каждый из которыхсодержит 5 20-битовых, 4 16-битовых и один 4-битовый регистр. Взаимодействие каналов при параллельной работеосуществляется под управлением встроенной логики приоритетов. Процессоробеспечивает 16-битовую шину данных для связи с ОЗУ и портами ВВ. Шина адреса имеет 20линий, что позволяет непосредственно адресоваться к памяти ем­костью до 1 Мбайт. Для экономии числа выводов БИСмладшие 16 адресных линиймультиплексированы во времени с линиями данных и составляют единую  локальнуюшину адреса/данных. Четыре старшие адресные линии аналогично мультиплексированыс линиями состояния СПВБ. Чтобы сигналы этих линийможно было использовать  в МПС, ихобязательно демультиплексируют, либо спомощью тех же внешних схем, которые используются ЦП (в местной кон­фигурации),либо с помощью независимых схем (в удаленной конфигурации).

Система команд СПВВ ВМ89содержит 53 мнемокода, причем возможности инабор команд оптимизированы специально для гибкой, эффективной и быст­ройобработки данных при вводе — выводе. СПВБпозволяет сопрягать 16- и 8-битовые шиныи периферийные устройства. При использовании ВМ89 в удаленном режимепользователь программно может определить различные функ­ции шины СПВБ, легкосопрягая ее со стандартной шиной Multibus.

Предельнодопустимыеусловия эксплуатации БИС К1810ВМ89: темпера­тура окружающей среды 0...70 °С, напряжение на любом выводеотносительно корпуса -0.3 ...+7В. Основные хар-ки по постоянному току при- ведены в табл. 1

Назначение выводов БИС К1810ВМ89

Параметр

Значение

параметра Условия

 Условия

измерения

min

мах

Напряжение «0» на входе, В

-0,5

+0,8

Напряхение «1» на входе, В

2,0

6,0

Напряжение «0» на выходе, В

-

0,45

I=2,0 мА

Напряжение «1» на выходе, В

2,4

I=-0.4 мА

Ток источника питания, мА

-

350

Т=25 С

Ток утечки на входах, мкА

-

±10

Uвх=5 В

Ток утечки на выходах, мкА

-

±10

0,45£U вых³5 В

Напряжение «0» на входе тактовой частоты, В

-0,5

+0,6

Напряжение «1» на входе тактовой частоты, В

3,6

6,0

Емкость входа (для всех вы- водов, кроме ADO — AD15, RQ/GT), пф

-

F=1MГц

Емкость входа/выхода ADO — AD15, RQ/GT. пф

-

F=1MГц

AD15-AD0 — входы выходыдля формирования адресов и передачи данных. Функции этих линий задаютсясигналами состояния до S2, SI, SO. Ли­нии находятся в высокоомномсостоянии после общего сброса, и тогда, когда шинане используется. Линии AD15—AD8формируют стабильные (не мультиплексированные)сигналы при пересылках на 8-битовую физическую шину данных и мультиплексируютсяс данными при пересылках на 16-битовую физическую шину данных (таб 1).

<img src="/cache/referats/11376/image002.jpg" v:shapes="_x0000_i1025">

A19/S6, A18/S5, A17/S4, A16/S3 — выходы для формированиячетырех старших разрядов адресов и сигналов состояний. Сигналы адресовформируют­ся в течение первой части цикла шины (Т1),в остальной части цикла активны сигналы состояний, которые кодируются так: S6=S5=1 — означает ПДП-пересылку;S4=0, что означает ПДП-пересылку; S4=l— цикл шины без ПДП; S3=0—работает канал1; S3=l—работает канал 2. Послетакого сброса при отсутствии обращений к шине эти линии находятся в высокоомномсостоянии.

ВНЕ — выходной сигналразрешения старшего байта шины данных. Сигнал низкого(активного) уровня формируется процессором, когда байт должен пере­даваться постаршим линиям D15 — D8.После общего сброса и. при отсутствии обращений к шине этот выход находится ввысокоомном состоянии. Сигнал ВНЕ (в отличие от аналогичного сигналапроцессоров ВМ86 и ВМ87) может не фикси­роваться в фиксаторе адреса, так как онне мультиплексирован с другим сигналом.

S2-S0 — выходы для кодирования стояния ВМ89, определяющие действия процессорав каждом цикле работы с ши­ной. Они кодируются следующим образом: S2S1S0=000—выборка команды из адресного пространстваввода — вывода; 001-чтение данных изадресного пространства ввода—вывода; 010—за­письданных в адресное пространство ввода-вывода; 100-выборка команды из системногопространства адресов; 101-чтение данных из системного пространства адресов; 101 — чтение данных из системного пространстваадресов; 110-зщапись данных в системное пространство адресов; 111 — пассивное состояние. Код 01l—не используется. С помощью этих сигналов контроллер шины и арбитр шиныформируют команды управления памятью и устройствамиввода-вывода. Сигналы формируются в такте Т4 предыдущего цикла,определяя начало нового цикла. По окончании цикла шины в такте Т3 или ТWсигналы возвращаются в пассивное состояние. После общего сброса и приотсутствии обращений к шине вы­ходы S2, SI, SOнаходятся в высокоомном состоянии.

READY — входной сигнал готовности, поступающий отадресуемого устройства, которое оповещает СПВБ о том, что оно готово кпересылке дан­ных. Сигналсинхронизируется в тактовом генераторе К1810ГФ84.

LOCK — выходной сигнал монополизации (блокировки)системной шины. Используется в многопроцессорных системах и подается наодноименный вход арбитра шины К1810ВБ89,запрещая доступ к системной шине другим процес­сорам. Сигнал формируетсяустановкой соответствующего разряда регистра управления канала либо командой TSL.После общего сброса и при отсутствии обращений к шине выход LOCKнаходится в высокоомном состоянии.

RESET — входной сигнал общего сброса (начальнойустановки) оста­навливает любые действия СПВБ и переводит его в пассивноесостояние до получения сигнала запроса готовности канала.

CLK — вход для подачи импульсов синхронизации отгенератора тактовых К1810ГФ84.

СА — входной сигнал запроса готовности канала. Используется централь­нымпроцессором для инициализации СПВВ и определения задания каналам. По срезу сигнала СА опрашивается состояниевхода SEL.

SEL – входной сигнал, которыйпо первому (после общего сброса) сигналу СА определяет статус (ведущий/ведомый)СПВБ и запускает последова­тельность инициализации. При поступлении последующихсигналов СА сигнал SEL определяет номер канала (1 или 2), которомупредназначено сообщение  от ЦП.

DRQ1, DRQ2 – входы запросов прямого доступа к памяти отвнешних устройств. Сигналы на этих входах сигнализируют СПВВ, что внешнееустрой­ство готово к обмену данными с использованием канала 1 или 2соответственно.

RQ/GT — входной/выходной сигнал запроса/предоставления шины, по которомуосуществляется диалог, необходимый для арбитража шины между СПВВ и ЦП в местной конфигурации  или между двумя СПВВ  в удалённой конфигурации.

SINTR1, SINTR2 –выходные сигналы запросов прерываний от каналов 1 и 2 соответственно. Обычноони  передаются на вход ЦП черезконтроллер прерываний К1810ВН59А. Используются для сигнализации о том, чтопроизош­ли задаваемые пользователем (программистом) события.

ЕХТ1, ЕХТ2 — входы сигналов внешнего окончания прямого доступадля каналов 1 и 2 соответственно. Они вызывают окончание текущей ПДП- пересылкив канале, который запрограммирован для анализа окончания ПДП по внешнемусигналу.

СтруктураСПВБ

Внутренняяструктура СПВВ подчинена его основному назначению — выполнять пересылки данных безнепосредственного вмешательства ЦП, кото­рый связывается с СПВБ только дляинициализации и выдачи задания на обработку. В обоих случаях ЦП предварительноготовит необходимое сообщение в памяти и затем с помощью сигнала запросаготовности канала активизи­рует СПВБ ВМ89 на выполнение действий, определенныхв сообщении. С этого момента СПВВ работает независимо от ЦП. В процессевыполнения задания или по его завершении СПВБ может связаться с ЦП с помощьюсигнала запро­са прерывания.

Процессор может обращаться кпамяти и устройствам ввода — вывода(УВВ), размещенным в системном пространстве адресов емкостью 1 Мбайт или в пространство ввода – выводаёмкостью 64 Кбайт (рис 4.2). Хотя СПВВ располагает только одной физическойшиной данных, удобно полагать, что в системное пространство он обращается посистемной шине (СШ) данных,                

<div v:shape="_x0000_s1026">

а в пространстве ввода — вывода по шине ввода—вывода (ШВВ) данных. Разли­чие между этими двумя шинами состоит в том, что СШ управляет сигналами чтения и записи в память, а ШВВ — сигна­лами чтения (ввода) и записи (вывода) в УВВ. Таким образом, устройство ввода –вывода, размещенные в системном простран­стве, оказываются отображенными на память (реагируют на 20– битовые адреса, закреплённые за ними по командам чтения и записи в память), а память, размещенная в пространстве ввода  — вывода, — отображённой на УВВ (адресуемой 16 — битовыми адресами  и реагирующий на команды чтения и записи в УВВ).

            

<img src="/cache/referats/11376/image004.jpg" v:shapes="_x0000_i1026">

<div v:shape="_x0000_s1038">

Рис. 2 Два пространства адресов процессоров ввода-вывода.

<div v:shape="_x0000_s1034">

Указанные шины функционируют по -разному, в зависимости от конфигурации, в которой используется СПВВ. В местной конфигурации (рис. 3 ) СПВВ использует СШ и ШВВ совместно с центральным процессором. Арбитраж по предоставлению шины конкретному процессору осуществляется сигналом запроса/предоставления RQ/GT. В удаленной конфигурации, простейший вариант которой изображен на рис. 3, б, СПВ
В безраздельно использует ШВВ, она является её локальной шиной. Доступ к СШ обеспечивается конкретному процессору путем арбитража с привлечением арбитра шин К1810ВБ89

.

<img src="/cache/referats/11376/image006.jpg" v:shapes="_x0000_i1027">

Рис 3. Использование СШ и ШВВ в местной (а) и удалённой (б)      конфигурации

Структура процессора ввода  —  вывода (рис4) включает несколько функциональных узлов, соединённых 20-битовой внутреннейшиной для получе­ния максимальной скорости внутренних пересылок. (В отличие от16-битовой внешней шины по внутренней шине осуществляются пересылки как 16-,так и 20- битовых значений адресов и данных.)

Общее устройство управления(УУ) координирует работу функциональных узловпроцессора. Все операции (выполнение команд, циклы пересылки с ПДП, ответы на запрос готовности канала и др.),выполняемые СПВВ, распадаются на последовательности элементарных действий,которые называются внутренними  циклами.Цикл шины, например, составляет один внутренний цикл; вы­полнение команды можетпотребовать нескольких внутренних циклов. Всего насчитывается 23 различных типавнутренних циклов, каждый из которых занимает от двух до восьми тактов CLK (без учета возможныхсостояний ожидания и времени на арбитраж шин). Общее УУ указывает для каждойоперации, какой функциональный узел будет выполнять очередной внутренний цикл. Например, когда оба канала активны,общее УУ определяет, какой канал имеет более высокий приоритет, либо, если ихприоритеты равны, осуществляет управление попеременной работой каналов. Крометого, общее УУ осуществля­ет начальную инициализацию процессора, для чегоиспользуется программно недоступный регистр ССР —указатель блока параметров.

<img src="/cache/referats/11376/image008.jpg" v:shapes="_x0000_i1028">

Рис 4. Укрупненная структурная схема СПВБ ВН69

Арифметическое логическое устройство (АЛУ) может выполнять беззнаковыеарифметические операции над 8- и16-битовыми двоичными числами, вклю­чающими сложение, инкремент и декремент.Результатом арифметических операций может быть 20 — битовое число. Логическиеоперации, включая И, ИЛИ, НЕ, могут выполняться над 8- и 16-битовыми операндами.

Регистрысборки — разборки участвует при передаче всехданных, поступающих в процессор. Когда разрядность источника и приемника данныхразличаются, процессор использует эти регистры для обеспечения максималь­нойскорости передачи. Например, при пересылке с ПДП из 8- битового УВВ в16-битовую память процессор затрачивает два цикла шины на прием двухпоследовательных байтов, «собирает» их в одно 16-битовое слово и передает его впамять за один цикл шины. При передаче 16- битовых данных 8- битовому приемникуосуществляется его предварительная «разборка» на байты. Таким образом, наличиерегистров сборки/разборки экономит циклы шины.

Очередь команд используется для повышенияпроизводительности про­цессора при выборке их из памяти. Во время выполненияпрограммы каналом команды выбираются из памяти словами, размещёнными по чётномуадресу

<img src="/cache/referats/11376/image010.jpg" v:shapes="_x0000_i1029">

Рис. 5. Выборка команд с использованием очереди

младшего байта. На одну такую выборку затрачиваетсяодин цикл шины. Этот процесс показан на рис. 5.Если последний байт текущей команды Х при­ходитсяна чётный адрес, то следующий байт за ним байт из нечётного адреса (онявляется первым байтом  команды Y) извлечённого слова вочереди. Когда канал начинает выполнять командуY, этот байт из очереди извлека­ется значительно быстрее, чем из памяти.Таким образом, очередь команд размерностью всего один байт позволяет процессорупри выборке команд всегда читать слова, что снижает загрузку шины, увеличиваяее пропускную спо­собность и производительность СПВБ.

В двух исключительныхслучаях при извлечении команд процессор читает из памяти байты, а не слова.Во-первых, когда команда передачи управления (например, JMP, JNZ, CALL)указывает на нечётный адрес, по которому размещена команда, требующаяисполнения. В этом случае первый байт команды извлекается отдельно. Во-вторых,когда встречается 6-байтовая команда LPDI, которая извлекается вследующем порядке: байт — слово — байт —байт — байт, и очередь не используется.Когда используется 8-битовая шина для пере­дачи команд процессору, читаютсятолько байты, а очередь не используется и каждая выборка требует одного циклашины.

Блок шинногоинтерфейса(ВШИ) осуществляет управление и определяет циклы шины, связанные с выборкойкоманд и передачей данных между СПВВ и памятью или УВВ. Каждое обращение к шинесвязано с битом регистра этикеток (регистр TAG находится в каждом канале),который указывает, к какому пространству адресов (системному или ввода — вывода) относится обращение. БШИ выставляет тип цикла шины (выборка команды изпростран­ства адресов ввода — вывода,запись данных в память системного пространст­ва и т.д.) в виде кода состоянияна выходах  S2 — S0  (табл. 2). Системныйконтроллер К1810ВГ88 декодирует этот код, выбирая нужную шину (СШ/ ШВВ) иформируя соответствующую команду (чтение, запись и т.д.). Затем БШИ определяетсоотношение между логической и физической шириной СШ и LLIBB. Физическая ширина каждойшины фиксирована в системе и со­общается процессору или его инициализации.

Код состояния S2SISO

Тип цикла шины

000

001

010

011

100

101

110

111

Выборка команды из пространства ввода — вывода

 Чтение данных из пространства ввода — вывода

Запись данных в пространство ввода — вывода

Не используется

Выборка команды из системного пространства

Чтение данных из системного пространства

Запись данных в системное пространство

Пассивное состояние

Таблица 2.

В системной конфигурации обешины (СШ и ШВВ) должны иметь одинаковую ширину:8 или 16 бит, что определяетсятипом ЦП (ВМ86/ВМ88). В уда­ленной конфигурации СШ процессора ввода — вывода должна иметь ту же физическую ширину,что и  СШ центрального процессорасистемы. Ширина ШВВ процессора ввода — вывода может быть выбрана независимо. Если впространстве ввода — вывода используютсякакие-либо 16-битовые УВВ, должна использоваться 16- битовая ШВВ. Если впространстве ввода — вывода все УВВ8-битовые, то может быть выбрана 8- либо16-битовая ШВВ. Преимущественно имеет 16- битовая ШВВ, поскольку она позволяетподключать к системе дополнительные 16-битовые УВВ, а также обеспечивает болееэффективную выборку команд программы, размещенной в пространстве ввода — вывода.

Для ПДП-пересылки впрограмме канала задается логическая ширина СШ и ШВВ независимо для каждогоканала. Логическая ширина 8-битовой физической шины может быть только 8-битовой, а для 16- битовой физической шинылогическая ширина может быть задана 8- либо16-битовой. Это позволя­ет обслуживать 8-и 16-битовые УВВ с помощью одной 16-битовой физической шины. В табл. 3перечислены все возможные отношения между логической и физической шириной СШ и ШВВ в местной и удаленной конфигурации.

Таблица 3

Конфигурация

Ширина СШ

Ширина

ШВВ

физическая логическая

физическая:

логическая

Местная

8:8

8:

8

16: (8/16)

16:

(6/16)

Удаленная

8:8

8:

8

16: (8/16)

16;

(8/16)

8:8

16:

(8/16)

16; (8/16)

8:

8

   Логическая ширина шины учитывается толькопри ПДП — пересылках. Извлечение команд, а также запись и чтение операндовосуществляются словами или байтами только в зависимости от физической ширинышины.

Наряду с управлениемпересылками команд и данных блок шинного интер­фейса осуществляет арбитражлокальных шин. В местной конфигурации БШИ

использует линию RQ/GT длязапроса шины у ЦП и ее возвращения после ис­пользования, в удаленнойконфигурации — для координациисовместного ис­пользования локальной  ШВВс другими процессорами ВМ89 или локальным ЦП ВМ86, если они имеются. АрбитражСШ в удаленной конфигурации осуще­ствляется арбитром К1810ВБ89. В тех случаях,когда необходимо монополизи­ровать СШ, блок шинного интерфейса формируетнулевой активный сигнал LOCK. Это бывает в двух случаях:1) когда канал выполняет  команду TSL (Test and Set Lock — проверка с монополизацией);

 2) когда в программе каналаесть указание активизировать  LOCK навремя ПДП- пересылки.

Структура    каналов   процессора    ввода — вывода.   Процессор ВМ 87 (см. рис. 4) включает два идентичных канала. Каждыйканал может осуществлять ПДП- пересылку, выполнять программу, отвечать назапросы готовности или простаивать. Эти действия каналы могут выполнятьнезависимо друг от друга, что позволяет рассматривать СПВВ ВМ89 как дваустройства: канал 1 и канал 2. Каждый каналсостоит из двух основных частей: устройства управления вводом — выводом и группы регистров, часть которыхиспользует­ся в программах, а часть  изних является программно- недоступными.

Устройствоуправления вводом — выводом управляет действиями каналаво время ПДП- пересылки. При выполнении синхронной пересылки оно ожидает  поступлениясигнала синхронизации на входе DRQ, прежде чем выполнитьочередной цикл чтения — записи. КогдаПДП- пересылка должна заканчивать­ся по внешнему сигналу, устройство следит заего появлением на входе EXT. Между циклами чтения и записи (пока данные находятся в СПВБ) каналможет производить подсчёт числа переданных данных, перекодировать их и сравнить с заданным кодом. Основываясь нарезультатах этих действий, УУ вводом —выводом может прекратить ПДП- пересылку.

В процессе выполненияпрограммы по команде SINTR устройство генери­руетзапрос прерывания в ЦП. Часто запрос используется для того, чтобы сообщить ЦП озавершении программы канала.

Регистрыканалаиспользуются СПВБ как при ПДП- пересылках, так и при выполнении программы. Всерегистры канала (рис. 6), за исключением TAG, непосредственно принимают участие в указанных процессах.Использование каждого регистра описано в табл.4.

Таблица 4

Регистр

Использование          

в программе

при ПДП-пересылке

GA

Обоего назначения

Указатель источника

или базовый

или приемника

GB

То же

Указатель приемника

или источника

GC

>>

Указатель таблицы

перекодировки

TP

Указатель команд

Указатель причины

окончания

РР

Базовый

Не используется

IX

Общего назначения

То же

или индексный

ВС

Общего назначения

Счетчик байтов

МС

Общего назначения

Участвует в маски-

или маскированного

рованном сравнении

сравнения

СС

Ограниченного

Определяет условия

использования

пересылки

Регистр общего назначения GA служит в большинстве командв качестве операнда. В качестве базового он используется для указания адресаоперанда, находящегося в памяти. Перед началом ПДП- пересылок программа каналазагружает в GA адрес источника илиприемника данных.

Регистр общегоназначения GBфункционально взаимозаменяем с регист­ром GA.Если GA загружен адресом источника ПДП-пересылки, то GB должен  быть загружен адресом приёмника, и наоборот.

Регистр общегоназначения GCиспользуется программой канала как операнд или базовый регистр. Используется при выполнении ПДП — пересылок, когда осуществляется перекодировка данных. В этом случае, передначалом пересылки, программа канала загружает вGC начальный адрес таблицы пере­кодировки. В процессе пересылки егосодержимое не изменяется.

Указателькоманд ТРзагружается начальным адресом программы в про­цессе инициализации канала общимУУ на выполнение задания. Во время  выполнения программы (задания от ЦП) ТРиграет роль счетчика команд. Так как ВМ89 несодержит указателя стека и не может выполнять стековых операций, возврат изпрограммы осуществляется путём загрузки в TP адреса  возврата,который запоминается в памяти по команде CALL. Указатель за­данияявляется полностью программно-доступным (в отличие от регистра IP вВМ86) и может использоваться программой как регистр общего назначения илибазовый.

Рис 6. Регистры канала                           Рис. 7 Использование    процессора вв                                      регистра МС для мас-

                                                                         кированного сравнения

<img src="/cache/referats/11376/image012.gif" v:shapes="_x0000_s1027 _x0000_s1035">

Однако делать это не рекомендуется, так какпрограмма становится трудной для понимания.

Указательблока параметров РР загружается общим УУ начальным адресом блока параметров в процессеинициализации канала на выполнение задания. В подготовленном сообщениирасположение блока параметров в памяти определяет центральный процессор (см.табл. 4). Программа канала не можетизменить содержимое регистра PP. Его удобно использоватькак базовый для  пересылки данных в блок параметров. ДляПДП- пересылок регистр РР не используется.

Индексныйрегистр IX используется программой канала как регистр обще­го назначения. Онможет также использоваться в качестве индексного регистра для адресацииоперандов, находящихся в памяти. В качестве разновидности индексной адресации, с помощью IX можно задать индексную адресацию савтоинкрементном, которая очень удобна при обработке массивов данных. Для ПДП — пересылок регистр IX не используется.

Счетчик байтов ВС в программе каналаслужит регистром общего на­значения. При ПДП- пересылке подсчитывает числопересланных байтов путём декрементированиязначения, загруженного перед ее началом. Если пересылка должна заканчиваться позаданному числу пересланных байтов, то УУ вводом — выводом закончит её, когда содержимое ВС станет равным нулю.

Регистрмаскированного сравнения МС в программе канала может использоваться как регистр общегоназначения или для маскированного сравнения. При ПДП- пересылке используетсядля маскированного сравнения. Маскиро­ванное сравнение позволяет сравнитьвыделенные разряды байта (операнда команды или пересылаемого байта) с заданнымзаранее значением. Для этого в старший байт МС загружается маска, выделяющаяинтересующие разряды, а в младший—сравниваемоезначение (рис. 7). В программе, при выпол­нениикоманды условного перехода по маскированному сравнению (либо при ПДП-пересылке), определенный в ней операнд (либо пересылаемый байт) сравнивается сзамаскированным значением.

Региструправления каналом СС используется в основном при ПДП- пересылках. Он служит дляопределения условий пересылки и указывает способ её окончания. Структура иобозначение управляющих полей СС представлены на  рис. 8. Пять старших полей определяют условие ПДП- пересылки:

 F (пересылка) определяет,откуда и куда пересылаются данные;

TR (перекодировка) — следует ли пересылаемые данныеперекодировать;

SYN(синхронизация) — способ синхронизациипересылки;

S (источник)— в каком регистре (GA или GB)находится адрес источника;

L (монополизация) — следует ли активизировать сигнал во времяпересылки.

Четыре младших поля задают способ окончания пересылки:

TS указывает, что пересылкасостоит в передаче только одного данного;

ТХ—что пересылка должна заканчиваться по внешнему сигналу (ЕХТ);

ТВС — по нулю в счетчике байтов(ВС);

TMC — по результатаммаскированного сравнения.

<div v:shape="_x0000_s1028">

Рис 8. Регистр управления каналом

<img src="/cache/referats/11376/image014.jpg" v:shapes="_x0000_i1030">

Поле С не используется дляПДП-пересылок, а служит удобным средством управления приоритетом программыканала.

Таблица 5

Управляющее поле

Код поля

Условие ПДП-пересылки

F (функция

00

Из порта ввода в порт вывода

пересылки)

01

Из памяти в порт вывода

10

Из порта ввода в память

11

Из памяти в память

TR (перекодировка)

Нет перекодировки

1

Есть перекодировка

SYN (синхронизация)

00

Пересылка асинхронная

01

Синхронизация от источника ка

10

Синхронизация от приемника

11

Зарезервированный код

S (источник)

Адрес источника в регистре GA

1

Адрес источника в регистре 0В

L(монополизация)

Сигнал LOCK не активен

1

Сигнал LOCK активен

С (приоритет

Обычный приоритет программы

программы)

1

Повышенный приоритет программы

TS ( одиночная

Пересылка не одиночная

пересылка)

1

Пересылка одного данного

ТХ (окончание по

00

Не внешнее окончание

внешнему сигналу)

01

По сигналу ЕХТ со смещением 0

10

По сигналу ЕХТ со смещением 4

11

По сигналу ЕХТ со смещением 8

ТВС (окончание по

00

Окончание не по нулю в счетчике

нулю в счетчике)

01

Окончание по (ВС)=0 со смещением 0

10

Окончание по (ВС)=0 со смещением 4

11

Окончание по (ВС)=0 со смещением 8

ТМС ( окончание по

000

Не по результатам маскированного

результатам маски-

сравнения

рованного сравне-

001

По совпадению со смещением 0

ния)

010

По совпадению со смещением 4

oil

По совпадению со смещением 8

100

Не по результатам маскированного

сравнения

101

По несовпадению со            ещением 0

110

По несовпадению со смещением 4

III

По несовпадению со смещением 8

Кодирование полей ТХ, ТВС иТМС позволяет выбрать смещение 0, 4 или 8 по окончанию ПДП-пересылки. Выбранноезначение добавляется к содержимому счетчика команд ТР и определяет три различных точки программы, в которыепередае