Реферат: Организация и применение микропроцессорных систем обработки данных и управления

Организация и применениемикропроцессорных систем обработки данных и управления.

1.Логическая структура микропроцессорнойсистемы

Припроектировании систем контроля, управления или вычислений на основемикропроцессора необходимо выяснить и описать функции, подлежащие выполнению всистеме, а затем согласовать их с возможностями тех микропроцессоров, которыемогут быть использованы в проектируемой системе.

Реальнаяэлектронная система на основе микропроцессора содержит значительное числофункциональных устройств, одним из которых является микропроцессор. Всеустройства системы имеют стандартный интерфейс и подключаются к единойинформационной магистрали, как это показано на рис.1.

Микропроцессорв зависимости от требований, предъявляемых к системе, может быть устройствомоднокристальным или одноплатным, созданным на основе многокристальногокомплекта микропроцессорных БИС. В высокопроизводительных системахмикропроцессор строится на основе биполярных микропроцессорных секций БИС.

Микропроцессорвыполняет в системе функции центрального устройства управления и устройстваарифметическо-логического преобразования данных. В качестве устройствауправления он генерирует последовательности синхронизирующих и логическихсигналов, которые определяют последовательности срабатывания всех логическихустройств системы. Микропроцессор задает и последовательно осуществляетмикрооперации извлечения команд программы из памяти системы, их расшифровку иисполнение. Тип операций микропроцессора определяется кодом операции в команде.В соответствии с этими кодами микропроцессор выполняет арифметические,логические или иные операции над числами, представленными в двоичном иликодированном двоично-десятичном коде.

Числа,подвергающиеся операционным преобразованиям в арифметическо-логическом блокемикропроцессора, называют операндами.Операнд может быть одним из исходных чисел, результатом, константой илинекоторым параметром. Операция в микропроцессоре производится над одним илидвумя операндами.

Памятьмикропроцессорной системы физически реализуется на основе различных ЗУ.Технико-экономическая целесообразность ведет к построению иерархической памятина основе полупроводниковых постоянных и оперативных запоминающих устройств имагнитных внешних запоминающих устройств.

БСД

МА

МУ

МД

ИК

УВыв

ИК

УВв

Д

ИМ

ОУ

БСИМ

ИК

ИК

МП

ПЗУ

УВв

ИК

ИК

УВыв

ОЗУ

<img src="/cache/referats/19875/image001.gif" v:shapes="_x0000_s1060" " v:dpi=«96»><img src="/cache/referats/19875/image002.gif" v:shapes="_x0000_s1061" " v:dpi=«96»><img src="/cache/referats/19875/image003.gif" v:shapes="_x0000_s1062" " v:dpi=«96»><img src="/cache/referats/19875/image004.gif" v:shapes="_x0000_s1063" " v:dpi=«96»><img src="/cache/referats/19875/image005.gif" v:shapes="_x0000_s1212 _x0000_s1202 _x0000_s1194 _x0000_s1181 _x0000_s1163 _x0000_s1088 _x0000_s1120 _x0000_s1031 _x0000_s1033 _x0000_s1034 _x0000_s1037 _x0000_s1038 _x0000_s1043 _x0000_s1049 _x0000_s1048 _x0000_s1047 _x0000_s1055 _x0000_s1053 _x0000_s1054 _x0000_s1066 _x0000_s1068 _x0000_s1071 _x0000_s1074 _x0000_s1075 _x0000_s1076 _x0000_s1077 _x0000_s1078 _x0000_s1028 _x0000_s1029 _x0000_s1030 _x0000_s1082 _x0000_s1083 _x0000_s1084 _x0000_s1086 _x0000_s1087 _x0000_s1089 _x0000_s1092 _x0000_s1096 _x0000_s1097 _x0000_s1100 _x0000_s1103 _x0000_s1106 _x0000_s1111 _x0000_s1114 _x0000_s1117 _x0000_s1118 _x0000_s1119 _x0000_s1123 _x0000_s1124 _x0000_s1125 _x0000_s1126 _x0000_s1128 _x0000_s1129 _x0000_s1130 _x0000_s1131 _x0000_s1133 _x0000_s1137 _x0000_s1136 _x0000_s1135 _x0000_s1134 _x0000_s1143 _x0000_s1148 _x0000_s1151 _x0000_s1154 _x0000_s1157 _x0000_s1160 _x0000_s1166 _x0000_s1171 _x0000_s1178 _x0000_s1186 _x0000_s1187 _x0000_s1188 _x0000_s1189 _x0000_s1190 _x0000_s1197 _x0000_s1200 _x0000_s1205 _x0000_s1208 _x0000_s1184">


Рис.1 Логическаяструктура микропроцессорной системы

Полупроводниковые постоянные запоминающиеустройства ПЗУ позволяют в процессе работы системы осуществлять толькочтение заранее записанных данных. Имеют высокую скорость работы иэнергонезависимы, т.е. сохраняют информацию при выключении питания.

Полупроводниковые оперативные запоминающиеустройства ОЗУ работают в режимах оперативной (совпадающей с темпом работымикропроцессора) записи и чтения данных. Недостаток ОЗУ – их энергозависимость,т.е. потеря записанной информации при выключении питания.

Память системыадресуема, т.е. каждое слово записывается в ячейке памяти со своим уникальнымадресом. Слово – совокупность двоичных единиц (бит) – двоичных разрядов,интерпретируемых как отдельное число или несколько смысловых групп двоичныхразрядов. Для получения числа из памяти или записи числа в память необходимоточно задать его адрес в памяти и осуществить операцию считывания данных изпамяти.

Устройства ввода данных (УВв) – любыесредства, предназначенные для передачи данных извне в регистры микропроцессораили в память (клавиатура пульта управления, ввод с перфолент и перфокарт,внешние запоминающие устройства на магнитных лентах, кассетах, дисках, дисплеии т.д.).

Устройствавывода данных (УВвыв) – любые средства, способные воспринимать данные,передаваемые из регистров микропроцессора или ячеек памяти (дисплеи, печатающиеустройства, внешние запоминающие устройства, пульт управления и т.д.).

Дляподключения разнообразных устройств ввода или вывода данных (а такжекомбинированных устройств ввода-вывода) необходимо привести их все связи исигналы к стандартному виду, т.е. провести согласование интерфейсов. Для этогоиспользуется специальный аппаратурный блок – информационный контроллер ИК, имеющий стандартный интерфейс состороны подключения к информационной магистрали и нестандартный интерфейс состороны устройств ввода-вывода, т.е. являющийся преобразователем интерфейсныхсопряжений.

МикропроцессорМП, ОЗУ и ПЗУ вместе с УВвыв, предназначенными для операций с человеком илидругой электронной системой, называется микро-ЭВМ. Микро-ЭВМ – это ЭВМ, центральная часть которой в составепроцессора, ОЗУ, ПЗУ, информационного контроллера построена на основе БИС.Применение БИС в качестве основных элементных компонентов обеспечиваютмикро-ЭВМ такие преимущества перед другими типами ЭВМ, как компактность,надежность, малая материалоемкость, низкие мощность потребления и стоимость. Номагистральная структура микро-ЭВМ и скоростные ограничения микропроцессораопределяют умеренные характеристики производительности микро-ЭВМ. Это относитсяк микро-ЭВМ на основе микропроцессоров на одном или нескольких кристаллах. Вмикро-ЭВМ на основе биполярных микропроцессорных секций можно получить высокоебыстродействие за счет реализации конвейерной обработки данных и скоростноговысокоэффективного управления вычислительным процессом даже при магистральнойструктуре.

Микро-ЭВМстановится центральной частью электронной системы контроля, управления ивычислений, когда она вводится в контур управления некоторого объекта(процесса). Для сопряжения с микро-ЭВМ объект (процесс) должен быть оснащендатчиками состояния и исполнительными механизмами. Датчики выступают какисточники вводимой для микро-ЭВМ информации, а исполнительные механизмы – какприемники выводимой информации. Для согласования интерфейсов подключениедатчиков и исполнительных механизмов в системе осуществляется через блокисопряжения датчиков и исполнительных механизмов.

В зависимостиот особенностей объекта (процесса) и возможностей микропроцессора сложностькаждого устройства или блока устанавливается на этапе проектирования. Частисистемы могут развиваться или вырождаться, но должен быть обеспечен общийпринцип построения и работы всех электронных систем управления. Вследствие прямойзависимости между функциями программных и аппаратурных средств можно припостроении электронной системы развивать либо аппаратуру, либо усложнятьпрограммное обеспечение. Именно эти обстоятельства и определяют массовыевозможности применения микропроцессорных систем управления практически во всехсферах.

Логическаяструктура универсального программируемого контроллера.

Контроллер(блок местного управления) необходим для управления аппаратами ввода-выводаинформации (АВВ). Он обеспечивает электромеханическое и логическое сопряженияинформационного канала ЭВМ и частей АВВ, являющихся источниками или приемникамиуправляющей информации и данных, задает порядок следования, количество,электрические параметры, положение во времени и направление прохождения информациимежду информационными каналами и АВВ. Основная задача контроллера заключается вобеспечении условий отпирания и запирания одиночных вентилей или их групп, атакже в запуске различного рода электрических двигателей, электромеханическихпереключателей, возбуждении соленоидов, приеме усиленных и сформированныхразнообразных сигналов датчиков информации АВВ.

При любыхвариантах функционального разбиения системы на части аппаратурные средстваблока сопряжения с АВВ либо интегрируется со средствами БИС микропроцессора,либо выполняются отдельно в виде интерфейсной (интерфейсных) БИС.

Контроллер можновыполнить жестким соединением между группами вентилей, триггеров и т.д. какцифровой автомат на основе аппаратурной логики. Минимизация количестваэлектронных элементов для корпусов интегральных схем, как правило, приводит кнеупорядоченной электронной структуре, специализированной на конкретноеиспользование только в данном устройстве. Изменение во временной диаграмме иливведение новых сигналов в аппаратурном контроллере влекут за собойнеобходимость перепроектирования и переконструирования всего контроллера илиего части.

Универсальныепрограммируемые контроллеры реализуются в виде однокристальных БИС или наоснове секций микропроцессорных комплектов БИС. В таких контроллерахразнообразные временные диаграммы сигналов и их последовательности порождаютсяне распределением регулярных сигналов тактовых генераторов путем проводныхсоединений, а преобразованием последовательностей команд (микрокоманд). Из-загибкости программных и микропрограммных средств адаптации программируемого контроллерак конкретной области применения осуществляется за счет перепрограммирования, незатрагивающего аппаратурную реализацию контроллера или вызывающего толькоперезапись содержимого управляющих запоминающих устройств.

Технико-экономическиепараметры интегральных схем с высокой степенью интеграции элементов позволяютосуществлять управление АВВ информации ЭВМ посредством электронных структур,подобных структурам управляющих ЭВМ. При этом обеспечиваются: 1) функциональнаягибкость за счет использования развитых систем команд и построенияразнообразных сложных последовательностей сигналов на их основе с возможностьюучета реакции системы на выдаваемые сигналы; 2) использование распределенныхметодов управления в иерархических управляющих системах, когда оптимизацияпроцесса преобразования информации ведется на верхнем уровне управления, анепосредственное локальное управление осуществляется встроенным контроллером,воспринимающим и интерпретирующим как состояние АВВ, так и управляющие сигналысредств более высокого уровня управления; 3) простота специализации имодификации устройства управления АВВ.

Алгоритмуправления определенным типом АВВ задается однозначно и в виде программы можетбыть записан в ПЗУ. Таким образом, программируемый контроллер в процессе работымногократно может выполнять одну и ту же программу, получая с более высокогоуровня  управления исходные данные изадания и функционируя автономно, независимо и параллельно с работой средствболее высокого уровня.

МУ

МД

МА

МП

ОЗУ

ПЗУ

УПИ

УПИ

УС

ПУ

АВВ

<img src="/cache/referats/19875/image006.gif" v:shapes="_x0000_s1276 _x0000_s1275 _x0000_s1274 _x0000_s1273 _x0000_s1234 _x0000_s1235 _x0000_s1236 _x0000_s1237 _x0000_s1238 _x0000_s1239 _x0000_s1240 _x0000_s1241 _x0000_s1247 _x0000_s1248 _x0000_s1249 _x0000_s1250 _x0000_s1251 _x0000_s1252 _x0000_s1253 _x0000_s1254 _x0000_s1255 _x0000_s1258 _x0000_s1259 _x0000_s1260 _x0000_s1261 _x0000_s1262 _x0000_s1266 _x0000_s1267 _x0000_s1268 _x0000_s1269 _x0000_s1270 _x0000_s1222 _x0000_s1220 _x0000_s1221 _x0000_s1223 _x0000_s1224 _x0000_s1225 _x0000_s1226 _x0000_s1227 _x0000_s1228">


Рис.2Логическая структура универсального

программногоконтроллера

Логическаяструктура универсального программируемого контроллера приведена на рис.2.Контроллер имеет магистральную структуру. Управление АВВ обеспечиваютмикропроцессор МП, микроконтроллер и микро-ЭВМ, выполненная на одном кристалле.Если аппаратурных возможностей микропроцессора МП недостаточно, то кмагистралям подключаются расширяющие ОЗУ и ПЗУ; поле памяти этих устройствможет управлять дополнительным контроллером. Однако в отличие от микро-ЭВМ вконтроллере системные функции расширяющих ОЗУ и ПЗУ развиты очень слабо ипоэтому для управления ими достаточно простейших аппаратурных средств, обычнозакладываемых в кристаллы БИС ОЗУ и ПЗУ. Узлы программируемого интерфейса УПИ иузлы сопряжения УС с пультом управления ПУ и АВВ имеют модульную структуру, чтопозволяет наращивать их при усложнении АВВ и увеличении их числа. Контроллерработает по жестко заданной, заранее отработанной и введенной в него программе.Во время работы контроллера нет необходимости в его взаимодействии с человеком.

Узлыпрограммируемого интерфейса УПИ дают возможность учесть специфику АВВ иосуществить переход от внутрисистемного интерфейса информационной магистрали кинтерфейсу разнообразных АВВ. Специализация шин управления АВВ обеспечиваетсяподачей сигналов при выполнении определенной последовательности команд МП; ихчисло зависит от числа узлов программируемого интерфейса УПИ.

СПУ

АВВ

КСПУ

КУВВ

ЦП

УВВ

УВВ

АВВ

КУВВ

КПЗУ

КОЗУ

ПЗУ

ОЗУ

Гр КУВВ

МА, МД, МУ

АВВ

АВВ

Гр КУВВ

ВЗУ

ВЗУ

Гр КВЗУ

<img src="/cache/referats/19875/image007.gif" v:shapes="_x0000_s1371 _x0000_s1282 _x0000_s1283 _x0000_s1284 _x0000_s1285 _x0000_s1286 _x0000_s1293 _x0000_s1294 _x0000_s1296 _x0000_s1297 _x0000_s1298 _x0000_s1299 _x0000_s1308 _x0000_s1307 _x0000_s1306 _x0000_s1305 _x0000_s1304 _x0000_s1309 _x0000_s1310 _x0000_s1311 _x0000_s1312 _x0000_s1313 _x0000_s1317 _x0000_s1324 _x0000_s1327 _x0000_s1328 _x0000_s1329 _x0000_s1330 _x0000_s1331 _x0000_s1332 _x0000_s1333 _x0000_s1334 _x0000_s1335 _x0000_s1343 _x0000_s1344 _x0000_s1346 _x0000_s1347 _x0000_s1348 _x0000_s1351 _x0000_s1356 _x0000_s1357 _x0000_s1360 _x0000_s1361 _x0000_s1352 _x0000_s1353 _x0000_s1355 _x0000_s1354 _x0000_s1287 _x0000_s1288 _x0000_s1289 _x0000_s1314 _x0000_s1315 _x0000_s1316 _x0000_s1362 _x0000_s1363 _x0000_s1364 _x0000_s1365">


Рис.3 Обобщенная логическаяструктура микро-ЭВМ с микропроцессорными контроллерами

Логическая структура развитоймикропроцессорной системы

На рис.3приведена обобщенная логическая структура микро-ЭВМ, в которой в качестве всехуправляющих блоков устройств ЭВМ используются программируемые контроллеры,например контроллер системного пульта управления КСПУ. Он применяется дляработы с системным пультом управления СПУ. Все аппараты ввода-выводауправляются контроллерами устройств ввода-вывода КУВВ или групповымиконтроллерами устройств ввода-вывода ГрКУВВ. Оперативное ОЗУ и постоянныезапоминающие устройства ПЗУ управляются с помощью соответствующих контроллеровКОЗУ, КПЗУ. При такой организации ЭВМ центральный процессор ЦП обеспечиваетпрограммируемые контроллеры только управляющей информацией высокого уровня,детализируемой контроллером. Поэтому количество управляющей информации наинформационной магистрали системы резко уменьшается, что позволяет увеличитьскорость передачи данных. По существу, в этой схеме приведена многопроцессорнаявычислительная система, в которой в пределе контроллер имеет те же возможности,что и центральный процессор. Низкая стоимость и высокая надежность БИСпозволяют для достижения желаемых параметров ввести распределенную обработку вовсех подсистемах вычислительной системы, что определяет новые способыорганизации вычислительных процессов в системах с децентрализованнымиуправлением и обработкой информации.

2. Интерфейс микропроцессоров

Для включениямикропроцессора в любую микропроцессорную систему необходимо установить единыепринципы и средства его сопряжения с остальными устройствами системы, т.е.унифицированный интерфейс.

Унифицированный интерфейс – совокупностьправил, устанавливающих единые принципы взаимодействия устройствмикропроцессорной системы. В состав интерфейса входят аппаратурные средствасоединения устройств (разъем и связи), номенклатура и характер связей,программные средства, описывающие характер сигналов интерфейса и их временнуюдиаграмму, а также описание электрофизических параметров сигналов.

9

10

8

7

6

4

5

3

2

1

УВВ

МП

ОЗУ

<img src="/cache/referats/19875/image008.gif" v:shapes="_x0000_s1847 _x0000_s1845 _x0000_s1846 _x0000_s1844 _x0000_s1843 _x0000_s1842 _x0000_s1840 _x0000_s1841 _x0000_s1839 _x0000_s1838 _x0000_s1837 _x0000_s1816 _x0000_s1817 _x0000_s1818 _x0000_s1820 _x0000_s1821 _x0000_s1822 _x0000_s1823 _x0000_s1824 _x0000_s1830 _x0000_s1831 _x0000_s1832 _x0000_s1833 _x0000_s1834">


                                                                   Рис.4Схема интерфейсных связей

                                                                   микропроцессора

На рис.4представлена общая схема взаимодействия микропроцессора МП с устройствами ввода– вывода УВВ и ОЗУ в микропроцессорной системе. Связь МП с УВВ требует пятигрупп связи, обеспечиваемых через выводы корпуса. По группе шин 1 передаетсякод выбора (адреса) устройства, по шине 2 – сигнал управления считыванием –записью, по шине 3 – сигнал запроса на прерывания, шины 4 и 5 используются дляпередачи данных от процессора к УВВ и от УВВ к МП. Связь МП с ОЗУ такжесодержит пять групп связей, которые необходимо обеспечить через выводы корпусаМП. По группе шин 6 передается адрес в ОЗУ, шина 7 нужна для управлениячтением/записью, по сигналам на шине 8 принимаются команды в процессор, а шины9 и 10 обеспечивают передачу данных из ОЗУ в МП и обратно.

Информационные магистрали

Припроектировании БИС и устройств на их основе необходимо принимать во вниманиесложность выполнения разветвленных связей между различными узлами (блоками) иустройствами. Поэтому практически реализованы и получили широкоераспространение магистральные структуры связей, к которым подключены входы ивыходы электронных узлов (блоков). Информационная магистраль (МИ) представляетсобой совокупность проводников (шин) или кабелей, физические свойства которыхобеспечивают передачу высокочастотных информационных сигналов. Электронные узлы(блоки), подключаемые к информационной магистрали, должны обладатьопределенными свойствами, иначе возможно образование короткозамкнутых связей инизкоомных нагрузок.

С

СУ Рг Д3

СУ Рг Д2

СУ Рг Д1

РЗn        А3       А0

РВ

РУ0

С            Q3       Q0

РгД1

РЗn        А3       А0

РВ

РУ0

С            Q3       Q0

РгД2

РЗn        А3       А0

РВ

РУ0

С            Q3       Q0

РгД3

Д3          Д0

<img src="/cache/referats/19875/image009.gif" v:shapes="_x0000_s1851 _x0000_s1852 _x0000_s1853 _x0000_s1854 _x0000_s1855 _x0000_s1856 _x0000_s1857 _x0000_s1858 _x0000_s1859 _x0000_s1860 _x0000_s1861 _x0000_s1862 _x0000_s1863 _x0000_s1864 _x0000_s1865 _x0000_s1866 _x0000_s1867 _x0000_s1868 _x0000_s1869 _x0000_s1870 _x0000_s1871 _x0000_s1872 _x0000_s1873 _x0000_s1874 _x0000_s1875 _x0000_s1876 _x0000_s1877 _x0000_s1878 _x0000_s1879 _x0000_s1880 _x0000_s1881 _x0000_s1882 _x0000_s1883 _x0000_s1884 _x0000_s1885 _x0000_s1886 _x0000_s1887 _x0000_s1888 _x0000_s1889 _x0000_s1890 _x0000_s1891 _x0000_s1892 _x0000_s1893 _x0000_s1894 _x0000_s1895 _x0000_s1896 _x0000_s1897 _x0000_s1898 _x0000_s1899 _x0000_s1900 _x0000_s1901 _x0000_s1902 _x0000_s1903 _x0000_s1904 _x0000_s1905 _x0000_s1906 _x0000_s1907 _x0000_s1908 _x0000_s1909 _x0000_s1910 _x0000_s1911 _x0000_s1912 _x0000_s1913 _x0000_s1914 _x0000_s1915 _x0000_s1916 _x0000_s1917 _x0000_s1918 _x0000_s1919 _x0000_s1920 _x0000_s1921 _x0000_s1922 _x0000_s1923 _x0000_s1924 _x0000_s1925 _x0000_s1926 _x0000_s1927 _x0000_s1928 _x0000_s1929 _x0000_s1930 _x0000_s1931 _x0000_s1932 _x0000_s1933 _x0000_s1934 _x0000_s1935 _x0000_s1936 _x0000_s1937 _x0000_s1938 _x0000_s1939 _x0000_s1940 _x0000_s1941 _x0000_s1942 _x0000_s1943 _x0000_s1944 _x0000_s1945 _x0000_s1946 _x0000_s1947 _x0000_s1948 _x0000_s1949 _x0000_s1950 _x0000_s1951 _x0000_s1952 _x0000_s1953 _x0000_s1954 _x0000_s1955 _x0000_s1956 _x0000_s1957 _x0000_s1958 _x0000_s1959 _x0000_s1960 _x0000_s1961 _x0000_s1962 _x0000_s1963 _x0000_s1964 _x0000_s1965 _x0000_s1966 _x0000_s1967 _x0000_s1968 _x0000_s1969 _x0000_s1970 _x0000_s1971 _x0000_s1972 _x0000_s1973 _x0000_s1974 _x0000_s1975 _x0000_s1976 _x0000_s1977 _x0000_s1978">


Рис.5 Схема магистральных связей трех

                                                                            регистровданных

Рассмотримпример передачи данных в системе трех 4-разрядных синхронизируемых регистров синформационными магистральными связями, позволяющий определить общиезакономерности построения подобных структур (рис.5).

Входныесигналы записи данных А0-А3 передаются в регистр и вызывают срабатываниетриггеров только на переднем фронте сигнала синхронизации при наличииуправляющего сигнала “Разрешение записи” РЗn. Если сигнал РЗn=0,то сигналы входных данных не проходят на входы триггеров и поэтому не могутизменить состояние регистра. Входные сопротивления для информационных входов Ai при этом становятсядостаточно большими, их параллельное подключение к шинам магистрали данных неведет к каким-либо проблемам.

Выходныеинформационные сигналы Q0-Q3 в рассматриваемых схемахформируются с помощью управляемых трехуровневых каскадов, вырабатывающихвыходные сигналы логических состояний “0”, “1” и “Выключено”. Управлениевыходными каскадами триггеров регистра осуществляется сигналом “Разрешениевыдачи” РВ. При запрете выдачи выходных состояний (РВ=0) выходные каскадыпереводятся в режим с высоким выходным сопротивлением. Поэтому параллельноеподключение выходных выводов регистров к шинам информационной магистрали такжене порождает проблем.

Сбростриггеров регистров происходит импульсом синхронизации при подаче сигнала “Разрешениеустановки 0” (РУ “0”).

Врассматриваемой схеме разрешена только лишь последовательная передачаинформационных сигналов. Поэтому, несмотря на то, что все входы регистровподключены к шинам магистрали и проходящие по магистрали сигналы поступают навходные каскады всех регистров, запись осуществляется только в один региструправляющим сигналом РЗn=1(принципиальных ограничений на одновременную запись одной и той же информации внесколько регистров нет). Однозначность информационных сигналов на магистралипри выдаче информации из регистров обеспечивается подачей только одногоуправляющего сигнала РВ=1.

Управляющиесигналы РВ=0 других регистров обеспечивают эффективную электрическую изоляциюих выходных каскадов от шин информационных магистралей.

Операцияпередачи данных “регистр-регистр” осуществляется следующим образом. Рассмотримтаблицу истинности (табл.1) регистров с трехуровневыми выходнымисостояниями.

Таблица1

РЗn

РВ

РУ “0”

Выходное состояние

ø

1

ø

1

1

1

1

ø

Q0=Q1=Q2=0

Qi=Ai (на заднем фронте С)

Режим хранения (сигналы С не действуют)

“Отключено”

Примечание:Знаком øотмечены сигналы, которыемогут принимать значения либо “0”, либо “1” и не влияют на выполнение техфункций регистром, которые определены другими управляющими сигналами.

Используятаблицу истинности, определим условия передачи состояния регистра данных РгД1 в регистр данных РгД3 (в условной записи [РгД1→ РгД3]):

<img src="/cache/referats/19875/image011.gif" v:shapes="_x0000_i1025">

Послеустановки уровней управляющих сигналов передача информационного состоянияпроисходит по импульсу синхронизации.

При увеличениичисла регистров (или иных электронных блоков), подключенных к магистрали,правильность работы схемы не нарушается, если соблюдены правила проектированиярегистров и схем управления ими.

Единаяинформационная магистраль микропроцессорной системы связывает между собой всеустройства и функционально состоит из информационных магистралей, адресов,данных и сигналов управления.

Магистраль адресов

В простоймикропроцессорной системе только микропроцессор может вырабатывать адресапередаваемой в системе информации. Поэтому магистраль адресов (МА) –однонаправленная: микропроцессор генерирует сигналы кода адреса, а остальныеустройства, подключенные к МА, только могут воспринимать их, выполняянепрерывно микрооперацию опознания кода адреса.

Количество шинмагистрали адресов совпадает с разрядностью передаваемого кода адреса. Еслииспользуется 16-разрядный код, то в системе разрешается выработка <img src="/cache/referats/19875/image013.gif" v:shapes="_x0000_i1026">

Магистраль данных

Микропроцессор,а также ОЗУ, ВЗУ, дисплеи могут воспринимать или передавать данные. Другиеустройства могут либо только принимать данные, например устройство печати, либотолько выдавать их, например ПЗУ.

Чтобыобеспечить все возможности системы, магистраль данных является двунаправленной.Ее разрядность определяется разрядностью микропроцессора и равна 2, 4, 8, 16 и32 бит. Если в микропроцессоре обрабатываются данные по программам двойнойразрядности, то двойное слово пересылается за два цикла, т.е. имеет местовременное мультиплексирование (оно также применялось в нескольких первыхмикропроцессорах, когда использовалась общая магистраль адресов и данных).

Магистраль управления

Микропроцессори некоторые шины устройств ввода-вывода генерируют управляющие сигналы,предназначенные для синхронизации и определения операций устройств. Эти сигналыпередаются по совокупности однонаправленных шин, в целом образующих магистральсигналов управления (МУ). Все сигналы управления в электронной системесогласованы с системными сигналами синхронизации. Эти сигналы задают начало ипоследовательность срабатывания, как различных устройств системы, так иразличных блоков и узлов внутри всех кристаллов БИС. Для задания главнойпоследовательности синхронизирующих импульсов, как правило, применяется внешнийкварц или генератор на его основе. Выдаваемые микропроцессором сигналысинхронизации бывают однофазными, реже двухфазными.

Каждыймикропроцессор имеет уникальную систему сигналов управления. Поэтому конкретноеописание всех шин МУ, так же как и цоколевки выводов корпуса, дается втехнической документации на конкретный микропроцессор. Тем не менее,практически все микропроцессоры имеют общие сигналы. Среди них – сигнал “Сброс”– входной сигнал, вырабатываемый на пульте управления системы. Он приводит ксбросу всех внутренних регистров микропроцессора и загрузке счетчика команд –узла, определяющего последовательность выполнения команд программы, начальнымзначением адреса, где записана первая команда программы.

Важнейшаяуправляющая функция микропроцессора – определение потоков данных в системе.Микропроцессор вызывает слова команд из памяти в процессе их чтения, обращаетсяв память за операндами или к внешним устройствам за новыми данными, можетзаписать результат операции в память или, сформировав массив данных, определитьнеобходимость их вывода на внешние устройства. Когда микропроцессор посылаетданные какому-то устройству, происходит операция записи данных, а когдаполучает данные от какого-то устройства, то считывает данные из егоинформационного регистра и выполняет операцию чтения данных. Чтобы задатьнаправление передачи данных по МД, микропроцессор генерирует сигналы “Чтение/запись”,передаваемые по одной из шин МУ.

Специфика устройствввода-вывода данных такова, что информация может быть потеряна, если МПсвоевременно не осуществит операцию с устройством. Поэтому эти устройствагенерируют сигналы “Запрос прерывания процессора”, обращающие вниманиемикропроцессора на состояние готовности (или неисправности). Микропроцессоримеет вход для приема, по крайней мере, одного сигнала “Запрос прерыванияпроцессора”. Если же запрос принимается, то МП информирует систему, вырабатываяответный сигнал “Запрос прерывания удовлетворен”.

Разнаяскорость работы устройства ввода-вывода и микропроцессора порождаетнеобходимость приостановки процессора на время подго

еще рефераты
Еще работы по компьютерам и переферийным устройствам