Реферат: ПК на основе процессора INTEL 80286
Министерствообразования Российской Федерации
<img src="/cache/referats/7971/image002.jpg" v:shapes="_x0000_i1025">
Кафедра:«Электронные приборы и устройства»Курсоваяработа«ПК на основе процессора INTEL 80286»
Выполнил: ст-т гр.ЭПУ — 42 Козачук Виталий МихайловичПроверил: доц. Каф ЭПУ
Джумалиев Владимир Сергеевич
Саратов 2001 г.
СОДЕРЖАНИЕ
ВВЕДЕНИЕ… 2
КОРПУСАПРОЦЕССОРОВ… 3
ФУНКЦИОНИРОВАНИЕМИКРОКОМПЬЮТЕРОВ С ШИННОЙ ОРГАНИЗАЦИЕЙ… 3
ОРГАНИЗАЦИЯСИСТЕМЫ ШИН L,X,S и M В КОМПЬЮТЕРЕ PC/AT… 4
РЕГИСТРЫПРОЦЕССОРА 80286… 4
Память… 6
FPM… 7
ЕDO… 7
BEDO… 7
Вспомогательныемикросхемы для СМПУ… 8
Тактовый генератор… 8
Контролер прерываний… 8
Контролер прямого доступа к памяти… 8
Другие вспомогательные микросхемы… 9
Набор микросхем или chipset… 9
Системныелокальные шины… 9
Шина ISA… 9
Шина EISA… 10
Локальныешины (VLB и PCI)… 10
Стандарт PC MCIA… 11
Микропроцессор… 12
Режим реальнойадресации… 12
Режим защиты… 12
Производительностьсистемы… 13
Системныепрерывания… 13
Сопроцессор.… 14
Описание… 14
Условия программирования… 14
Условия аппаратного обеспечения… 14
Базовая системаввода-вывода (BIOS)… 15
Использование BIOS… 15
Передача параметров… 15
Списокиспользованной литературы… 16
<span Times New Roman",«serif»;mso-fareast-font-family: «Times New Roman»;mso-ansi-language:RU;mso-fareast-language:RU;mso-bidi-language: AR-SA">ВВЕДЕНИЕ
<img src="/cache/referats/7971/image004.jpg" v:shapes="_x0000_s1026">
Успехи новой технологии привели к широкому распространению персональныхкомпьютеров, позволяющих решать задачи, требующие весьма больших вычислений.Типичным и наиболее распространенным представителем таких мощных«персоналок» является компьютер PC/AT производства фирмы IBM. Этот компьютер разработан наоснове процессора 80286 фирмы INTEL, представляющего сейчас один из наиболеемощных шестнадцатиразрядных микропроцессоров, хотя за последнее время появилисьболее производительные процессоры, и 80286 был снят с производства в ведущихстранах. Но стоит остановиться на рассмотрении этого процессора и построенныхна его основе системах, т.к. на их примере нагляднее всего получитьпредставление о новом классе машин — серии AT.
В данной работе рассмотрены основные данные исравнительные характеристики на примере самой ранней модели компьютера- наотдельных логических ИМС и некоторых БИС, без применения микросхем сверхвысокойстепени интеграции и специальных ПЛИС и ПЛМ, на основе которых создаютсякомпьютеры сегодня. Рассматривается центральный процессор с самой низкойтактовой частотой для 80286 чипов- 6 Мгц.
КОРПУСА ПРОЦЕССОРОВDIP-Dual in line Package корпусс двухрядным расположением штырьковых выводов (шаг 2.5мм);
PGA – pin Grid Array, керамический корпус с матрицей штырьковыхвыводов;
PQFP– Plastic Quad Flat Pack,пластиковый корпус с выводами по сторонам квадрата;
SQFP– Small Quad Flat Pack,миниатюрный корпус с выводами по сторонам квадрата;
PPGA– Plastic Pin Grid Array,термоустойчивый пластмассовый корпус SPGA;
Tape Garier– миниатюрный корпус сленточным носителем
PGA, PPGA, SPGA обычноустанавливаются в ZIF-Socket(Zero ilnsestion Force) – колодка
(сокет) с нулевым усилениемустановки.
С ШИННОЙ ОРГАНИЗАЦИЕЙ
Шины микрокомпьютера образуетгруппа линий передачи сигналов с адресной информацией, данных, а также управляющихсигналов. Фактически ее можно разделить на три части: адресную шину, шинуданных и шину управляющих сигналов.
Уровни этихсигналов в данный момент времени определяют
состояние системы в этот момент.
На рис. 1изображены синхрогенератор 82284, микропроцессор 80286 и шинный контроллер82288. Кроме того, показаны три шины: адреса, данных и управляющих сигналов.
Синхрогенераторгенерирует тактовый сигнал CLK для синхронизации внутреннего функционированияпроцессора и других микросхем. Сигнал RESET производит сброс процессора вначальное состояние. Это состояние показано на рисунке упрощенно. Сигнал –READYтакже формируется с помощью синхрогенератора. Он предназначен для удлиненияциклов при работе с медленными периферийными устройствами.
На адреснуюшину, состоящую из 24 линий, микропроцессор выставляет адрес байта или слова,который будет пересылаться по шине данных в процессор или из него. Кроме того,шина адреса используется микропроцессором для указания адресов периферийныхпортов, с которыми производится обмен данными.
Шина данныхсостоит из 16 линий. по которым возможна передача как отдельных байтов. так идвухбайтовых слов. При пересылке байтов возможна передача и по старшим 8линиям, и по младшим. Шина данных двунаправлена, так как передача байтов и словможет производится как в микропроцессор, так и из него.
Шинауправления формируется сигналами, поступающими непосредственно отмикропроцессора, сигналами от шинного контроллера, а также сигналами, идущими кмикропроцессору от других микросхем и периферийных адаптеров.
Микропроцессориспользует шинный контроллер для формирования управляющих сигналов,определяющих перенос данных по шине. Он выставляет три сигнала -SO, -SI, M/-IO,которые определяют тип цикла шины (подтверждение прерывания, чтение порта ввода/вывода,останов, чтение памяти, запись в память). На основании значений этих сигналовшинный контроллер формирует управляющие сигналы, контролирующие динамикуданного типа шины.
Для того,чтобы понять динамику работы, разберем, каким образом осуществляетсяпроцессором чтение слов из оперативной памяти. Это происходит в течение 4тактов CLK, или 2 состояний процессора (т.е. каждое состояние процессора длится2 такта синхросигнала CLK). Во время первого состояния, обозначаемого, какТ 4s 0, процессор выставляет на адресную шину значение адреса, покоторому будет читаться слово. Кроме того, он формирует на шине совместно сшинным контроллером соответствующие значения управляющих сигналов. Эти сигналыи адрес обрабатываются схемой управления памятью, в результате чего, начиная ссередины второго состояния процессора Т 4c 0 (т.е. в началечетвертого такта CLK), на шине данных появляется значение содержимогосоответствующего слова из оперативной памяти. И наконец, процессор считываетзначение этого слова с шины данных. На этом перенос (копирование) значенияслова из памяти в процессор заканчивается.
Таким образом,если частота кварцевого генератора, определяющая частоту CLK, равна 20 МГц, томаксимальная пропускная способность шины данных равна (20/4) миллионов слов всекунду, или 10 В/сек. Реальная пропускная способность существенно ниже.
ОРГАНИЗАЦИЯ СИСТЕМЫ ШИН L,X,S и M
В КОМПЬЮТЕРЕ PC/AT
На самом деле, в реальном компьютере имеется неодна, а несколько шин (рис. 2). Основных шин всего три, а обозначаются они какL- шина, S- шина, X- шина. Нами ране рассматривалась L-шина. Можно ввестипонятие удаленности шины от процессора, считая, что чем больше буферов отделяютшину, тем она более удалена от процессора.
Основнойшиной, связывающей компьютер в единое целое, является S- шина. Именно онавыведена на 8 специальных разъемов слотов. Эти слоты хорошо видны на системнойплате компьютера. В них стоят платы периферийных адаптеров.
Линии адреса,идущие от микропроцессора, образуют так называемую L- шину. Для передачи этогоадреса на S- шину имеются специальные буферные регистры- защелки. Эти регистры-защелки не только передают адрес с L- шины на S- шину, но так же разъединяют ихв случае необходимости. Такая необходимость возникает, например, когдаосуществляется прямой доступ к памяти. В этом случае на S- шину выставляютконтроллер прямого доступа 8237А и так называемые страничные регистры. Ониподключены к X- шине, которая так же через буферные регистры соединена ссистемной S<span Times New Roman"; mso-hansi-font-family:«Times New Roman»;mso-char-type:symbol;mso-symbol-font-family: Symbol">-
шиной.Таким образом, наличие трех шин позволяет выставлять адреса на системную шинуразличным микросхемам.Все микросхемына системной плате, кроме процессора и сопроцессора, подключены к X- шине, вкоторой имеется адресная часть (XА- шина), линия данных (XD- шина) иуправляющие сигналы (XCTRL- шина). Поэтому они отделены от процессора двумябуферами: между L- и S- шинами и между S- и X- шинами.
Кроме этихтрех шин в компьютере имеется M- шина, предназначенная для отделения системнойS- шины от оперативной памяти.
РЕГИСТРЫ ПРОЦЕССОРА 80286Наборрегистров процессора 80286 представляет собой строгое расширение наборарегистров 8086, который имел 14 регистров. В процессоре 80286 появилисьдополнительно еще 5 новых регистров, в результате чего их общее числоувеличилось до 19.
Далеерассматриваются так называемые «видимые» регистры, содержимое которыхможно либо прочитать, либо изменить программным способом. Отметим, что впроцессоре имеются «невидимые регистры», хранящие различнуюинформацию для работы процессора и ускоряющие его работу. Регистры представленына рисунке («невидимые» изображены одинарной линией).
AX
AH
AL
BX
BH
BL
CX
CH
CL
DX
DH
DL
SP
BP
SI
DI
Права доступа к сегменту CS
Базовый адрес сегмента CS
Размер сегмента CS
CS
Права доступа к сегменту DS
Базовый адрес сегмента DS
Размер сегмента DS
DS
Права доступа к сегменту SS
Базовый адрес сегмента SS
Размер сегмента SS
SS
Права доступа к сегменту ES
Базовый адрес сегмента ES
Размер сегмента ES
ES
IP
F
MSW
Базовый адрес таблицы
GDTR
Базовый адрес таблицы
IDTR
Права доступа
Базовый адрес сегмента с локальной дескрипторной таблицей
Размер сегмента с локальной таблицей
LDTR
Права доступа
Базовый адрес сегмента состояния текущей задачи
Размер сегмента с состоянием задачи
TR
Регистры можнообъединить в группы по схожести выполняемых ими функций. В первую группу,называемую группой регистров общего назначения, входят регистры AX, BX, CX, DX.Они предназначены в основном для хранения данных- шестнадцати битных слов.Только регистры BX и DX могут дополнительно использоваться как адресные:регистр BX- как адрес смещения байта или слова в оперативной памяти, регистрDX- как адрес порта ввода/вывода. При обработке данных каждый из этих регистровимеет свои особенности. Например, регистр AX всегда используется как один изоперандов в команде умножения, регистр CX используется как счетчик командойLOOP организации цикла, DX как расширение регистра AX в командах умножения иделения. Эти регистры можно рассматривать как состоящие из двух однобайтовыхрегистров каждый: AX состоит из AH и
AL, BX- из BH и BL и т.д.
Следующуюгруппу образуют регистры SP, BP, SI, DI. Эта группа называется группой адресныхи индексных регистров. Из названия видно, что эти регистры могут использоватьсяв качестве адресных. Кроме того, их можно использовать в качестве операндов винструкциях обработки данных.
Третья группарегистров CS, DS, SS, ES образует группу сегментных регистров. В процессоре80286 доступ к данным и коду программы осуществляется через «окна»размером максимум 64К каждое. Есть окно с программой, его начало определяетсярегистром CS; есть окно с данными, начало которого определяется регистром DS.Начало окна со стеком определяется регистром SS, а дополнительного окна сданными- регистром ES.
В процессоре80286 появилась возможность размещать таблицу векторов прерываний впроизвольном месте оперативной памяти, а не обязательно в самом начале, как впроцессоре 8086. Для этого имеется специальный регистр IDTR, по структуреаналогичный специальному сорока битному регистру GDTR (определяющий положение иразмер глобальной дескрипторной таблицы, для определения же локальнойдескрипторной таблицы имеется шестнадцати битный регистр LDTR). Он определяетначало и размер таблицы векторов прерываний. Имеются так же специальные командыего чтения и записи.
Регистр IPслужит для хранения адреса смещения следующей исполняемой команды, а регистр F-для хранения флагов.
В процессоре80286 появился новый регистр MSW, называемый словом состояния, или регистромсостояния. Его значение прежде всего в том, что, загружая этот регистрсостояния специальным значением (с битом PE=1), мы тем самым переключаем режимработы с обычного на защищенный.
И наконец,последний девятнадцатый регистр TR служит для организации многозадачной работыпроцессора в защищенном режиме. В обычном режиме он просто недоступен. Этотрегистр служит селектором сегмента состояния задачи. Существуют выполняемыетолько в защищенном режиме команды чтения этого регистра TR и записи в него.
Таким образом,а процессоре 80286 при сравнении его с 8086 появилось пять новых«видимых» регистров и шесть «невидимых», четыре из которыхсвязаны с регистрами CS, DS, SS, ES. Все новые регистры служат для управлениядоступом к памяти и организации многозадачной работы процессора.
ПамятьВ отличие от недавнопоявившихся типов памяти, работа ИС асинхронной памяти не привязана жестко ктактовым импульсам системной шины. Поэтому данные на этой шине появляются впроизвольные моменты времени (асинхронно). Но поскольку контроллер памяти (исистемной шины) — устройство синхронное, то отсчет времени ведется в тактах. Иесли данные появятся на выходах ИС даже сразу после тактового импульса, онибудут обработаны только с приходом следующего импульса. Это ограничиваетвозможности асинхронных ИС. Самым первым способом обмена данными с ОЗУ был такназываемый Conventional с рабочейчастотой от 4,77 до 40 МГц. Он позволял считывать и записывать информацию встроку только на каждый пятый такт (по механизму, описанному ранее). Поэтомуиз-за своей медлительности он вскоре был заменен более прогрессивными типами.Для Conventional общее число тактов, затрачиваемых на пересылку 4 строк данных,равно 20 (5 тактов для доступа по первому адресу – 5 по второму – 5 по третьему– 5 по четвертому).
FPMЭто самый раннийтип памяти, применявшийся во всех 286-386 компьютерах. В нем реализован режимпостраничной адресации (fast page mode). Этот режим основан на том, что послевыбора строки в ядре передача данных на выход и с выхода выполняется простоподключением к входным/выходным формирователям данных нужного«столбца» (столбцов, если понимать под столбцом один разряд в матрицеядра). Следовательно, при повторных обращениях к одной и той же строке ядра не нужно подавать адрес строки,дешифрировать его, считывать строку. В FPM повышение скорости обмена даннымидостигается благодаря передаче полного адреса (строки и столбца) только припервом обращении к памяти. При остальных обращениях в пределах той же строкиуказывается лишь сокращенный адрес (только столбцы). В результате потеривремени сокращаются на два такта, ранее нужные для передачи адреса каждойстроки (нет тактов для передачи собственно адреса строки и активизации сигналаRAS). Схема чтения FPM теперь другая — 5–3–3–3, даже на частоте 66 МГц. Посравнению с Conventional (20 тактов) это дает увеличение производительности нацелых 70%. Однако если программа часто обращается к разным областям памяти,переходя на другую строку ядра, то формируется полный адрес, что сводитпреимущества метода на нет. К счастью, на практике часто происходит обмендостаточно крупными сплошными массивами данных (например, многие командыпроцессора кодируются несколькими байтами). Возможно, именно поэтому метод былположен в основу всех последующих технологий, однако нужно все же не забывать,что все их преимущества также проявляются только в пределах одной страницы(строки ядра).
EDO
Архитектура EDO (extended dataoutput) характеризуется увеличенным по сравнению с FPM временем хранения данныхна выходе микросхемы. Дело в том, что в обычных ИС FPM выходные данные остаютсядействительными только при активном сигнале CAS (рис. 2б). Из-за этого привтором и последующих доступах к странице требуется три такта: такт переключенияCAS в активное состояние, такт считывания данных и такт переключения CAS внеактивное состояние. В ИС EDO данные запоминаются во внутреннем регистре поактивному (спадающему) фронту сигнала CAS и сохраняются еще некоторое времяпосле появления следующего активного фронта. Это позволяет нормальноиспользовать данные, когда CAS переведен в неактивное состояние. При этом схемачтения у EDO уже 5–2–2–2 (11), что на 20% быстрее FPM (14), и нормальная работавозможна даже при тактовой частоте контроллера памяти (и системной шины) 75МГц. Память EDO до сих пор верой и правдой служит во всех компьютерах счастотой процессора до 166 МГц (и с системными платами на чипсетах до Intel 430FX), а также во многих видеоускорителях трехмерной графики. EDO такжеиспользуется в тех случаях, когда мощный контроллер памяти сам оптимизируеторганизацию банков памяти и их чередование при многобанковой структуре ОЗУ,характерной для некоторых серверов. Несмотря на появление других типов, этоттип ИС еще долго не уйдет со сцены — это подтверждается и тем, что ведущиепроизводители чипов ОЗУ начали выпуск модулей со 128 Мб.
BEDO (burst EDO — EDO с пакетной пересылкой данных)
Архитектура BEDO была разработана вкомпании VIA Technologies — известном производителе чипсетов для материнскихплат. В ней наряду с технологиями FPM и EDO используется пересылка данныхпакетами (burst). Новизна такого метода в том, что при первом обращении данныеавтоматически считываются сразу же для нескольких последовательных слов (ведьядро устроено так, что всегда считывается целая строка, то есть все столбцыстановятся известны). При этом для пересылки burst-пакета задаются адрес строкии адрес только самого первого «столбца», а внутренний счетчикавтоматически следит за тем, чтобы был передан весь пакет. Это исключаетнеобходимость пересылать адреса для последующих ячеек. Таким образом, благодаряburst-технологии увеличивается эффективность последовательного чтения большихмассивов данных. Новый способ пересылки сокращает время считывания каждогослова еще на такт, что позволяет BEDO работать по схеме 5–1–1–1 (всего 8тактов). Однако для этого необходима поддержка со стороны набора системнойлогики. В число таких наборов входят Intel 430 HX, VIA 580VP, 590VP.Максимальная паспортная рабочая частота BEDO — 66 МГц, хотя ИС хорошофункционируют на частоте вплоть до 83 МГц. BEDO еще не успела широко распространиться,как была вытеснена SDRAM, разработанной приблизительно в то же время Intel.Завершая рассмотрение асинхронных типов ИС, отметим, что их быстродействиепринято характеризовать временем цикла обращения, то есть минимальным периодом,с которым можно выполнить циклическое обращение по произвольным адресам (всепять операций). Именно это имеется в виду, когда говорят о«60-наносекундном модуле». При переходе к синхронной памяти(использующей для работы внешнюю тактовую частоту) вместо продолжительностицикла доступа стали применять минимально допустимый период тактовой частоты.Так появились «10-нс модули памяти», «8-нс» и даже«7-нс». Увы, за один такт добраться к произвольным данным не могут иони.
Вспомогательные микросхемыдля СМПУ.
Тактовый генератор
Для получения стабильной определенной частоты на системнойплате могут находиться 1 или 2 кварцевых асоцилятора. Повышать частоту тактовыхимпульсов можно лишь до определенного предела, фиксированного для каждой моделимикропроцессора. Для многих микропроцессоров существует и нижний уровеньограничения на тактовую частоту.
Дело в том, что отдельные узлы микропроцессора могут бытьпостроены по принципу динамической памяти, и требовать постоянной регенерации.Выходной сигнал основного кварцевого генератора предварительно делится на 2 иобозначается как CLK2IN. Тактовыйсигнал для шины ISA обычно равен 8 МГц. Он обычно обозначается как ATCLK или BBVSCLK. При переключении кнопки Turbo тот или иной тактовый сигнал подключается к соответствующемувходу микропроцессора. Системная шина может тактироваться либо сигналом CLK2IN, либо CLK2IN/2, либо ATCLK. Дляканалов DMA на системной платеиспользуется еще один сигнал SCLKзависящий от CLK2IN и от ATCLK. Для часов реального времени насистемной плате используется отдельный кварц 32768 Кбит.
Контроллерпрерываний
В первых IBM PC использовалась микросхема Intel 8259 (I8259) имеющая 8 входов длясигналов прерываний. Контроллер программируется на установление приоритетовпрерываний, наивысшим приоритетом обладает линии IRQ0, наименьшим IRQ7.Значит в IBM PC/AT количество линийпрерываний увеличено до 15 путем каскадного включения двух микросхем I8259 при котором выход второгоконтроллера подключался к входу IRQ2первого. Таким образом, линии IRQ8-IRQ15имеют приоритет ниже, чем IRQ1, новыше чем IRQ3.
Контроллер прямогодоступа к памяти
В IBM PC/XT дляорганизации прямого доступа к памяти использовалась одна 4 контактнаямикросхема I8237. Канал 0 которойпредназначен для регенерации динамической памяти. Каналы 2 и 3 предназначеныдля управления высокоскоростной передачей данных между дисководов системныхдисков винчестеров и операционной памятью. Только канал 1 DMA был доступен для дополнительного оборудования. IBM PC/AT имеет уже 7 каналов прямогодоступа к памяти. В первых компьютерах это достигалось каскадным включениемдвух микросхем I8237. Так как прямойобмен данными между операционной памятью и периферийными устройствами имеетсущественное ограничение, в том числе и по скорости то PC/AT задействован только канал 2 для обмена с приводом гибкогодиска. Для первых 4 каналов с 0 по 3 передача данных осуществляется побайтно.Для каналов 5-7 16 разрядными словами.
Другиевспомогательные микросхемы
Таймеры, реализованные ранее на микросхеме I8254 и часы реального времени MC146818A. В зависимости от типапроцессора на системной плате могут располагаться контроллеры шины и памяти,системный и периферийный контроллеры, кэш контроллер, а также буфера для данныхи адресов.
Набор микросхем илиchipset
Современный PC уже не использует отдельные чипыконтроллеров 8259 и 8237. Их функции реализованы в СБИС системных ипериферийных контроллеров. На системных платах вместо большого количествамикросхем средней степени интеграции MSIзаменено на несколько от 1 до 4 СБИС (VLSI).Такие VLSI называют набором микросхемили chipset. Они занимают меньше места, потребляют меньший ток, имеют болеевысокую надежность. Например, набор Triton(8243 0FX) фирмы Intel поддерживает специализацию локальной шины PCI, синхронную (конвейерную) иасинхронную кэш память, а также EDO иFPMDRAM. Он имеет также встроенныйконтроллер Enhanced IDE устройств. Вбольшинство наборов разных фирм тем или иным образом входит периферийныйконтроллер, например микросхема 82С206или ей подобная, функционально содержащая 2 контроллера прерываний типа 8259, 2контроллера прямого доступа к памяти типа 8237, таймер типа 8254, часыреального времени и более 100 байт CMOSRAM для хранения системной конфигурации.
Системные локальныешины
Передачей информации по шине управляет одно из подключенныхк ней устройств или специально выделенный для этого узел называемый арбитромшины. Системная шина IBM PC и PC/XT была предназначена дляодновременной передачи только 8 бит информации, она имела 20 адресных линий(адресное пространство 1Мбайт), для работы с внешними устройствами в этой шинеимелись 4 линии адресных прерываний и 4 линии запросов прямого доступа кпамяти. Для подключений плат расширения использовались 62 контактные разъемы.Системной шиной микропроцессор синхронизировался от одного тактового генераторас частотой 4,77МГц. Теоретическая скорость передачи могла достигать 4,5Мбайт всекунду.
Шина ISA
Шина ISAразрабатывалась для возможностей микропроцессора Intel 286. Она имела 36контактный разъем для платы расширения, 16 линий данных и 24 адресных линии.Поэтому имелась возможность обращаться на прямую к 16 Мбайтам памяти. Линийаппаратных прерываний 15, каналов DMA 7.Она полностью включала в себя возможности 8 разрядной шины. Системные платы сшиной ISA допускали возможностьсинхронизации работы самой шины и микропроцессора разными тактовыми частотами,что позволяло устройствам на платах расширения работать медленнее, чеммикропроцессор. Это стало актуальным, когда тактовая частота микропроцессорапревысила 10-12 МГц. Шина стала работать асинхронно с процессором на частоте 8МГц. Теоретическая максимальная скорость передачи 16 Мбайт в секунду.
Шина ESA
Эта шина разрабатывалась для микропроцессора 386 и должнабыла обеспечить 32 разрядную передачу данных в том числе и в режиме прямогодоступа к памяти, наибольший возможный объем адресуемой памяти, улучшениесистемы прерываний и арбитраж прямого доступа к памяти, автоматическуюконфигурацию системы и плат расширения. В ESAразъем на системной плате может вставляться кроме специальных ESA плат 8 либо 16 разрядные платырасширения. Это обеспечивается, что ESAразъемы имеют 2 ряда контактов, один из которых верхний исполняет сигналы шины ISA, нижний ESA. Контакты в соединителях ESAрасположены, так что рядом с каждым сигнальным находится контакт земля.Благодаря этому к минимальному сведены вероятности генерации помех ивосприимчивость к помехам. Шина ESAпозволяет адресовать 4Гбайтное адресное пространство. Доступ, к которому можетиметь не только центральный процессор, но и платы управляющих устройств типаBus master, т.е. устройства способные управлять передачей данных по шине, атакже устройства имеющие возможность организовать режим прямого доступа кпамяти.
Стандарт ESA поддерживаетмногопроцессорную архитектуру для интеллектуальных плат с собственнымимикропроцессорами. Поэтому данные, например, от контроллера жестких дисков,графических контроллеров, контроллеров сети могут обрабатываться независимо беззагрузки главного процессора. Теоретическая максимальная скорость передачи впакетном режиме может достичь 33 Мбайт в секунду, в стандартном не превосходитзначения шины ESA. На ESA предусматривается централизованныйметод управления через системный арбитр. Таким образом, поддерживаетсяиспользование ведущих устройств на шине. Однако возможно также представлениешины запрашивающим устройствам по циклическому принципу. В ESA имеется 7 каналов прямого доступа к памяти. Контроллер прямогодоступа к памяти имеет возможность поддерживать 8, 16 и 32 разрядные режимыпередачи данных. В общем случае возможно выполнение 1 из 4 циклов обмена междуустройством прямого доступа к памяти и памятью системы. Это ISA совместимые циклы, использующие дляпередачи данных 8 контактов шины, циклы типа A исполняемые за 6 тактов шины,циклы типа B исполняемые за 4 такта шины и циклы типа C исполняемые за 1 тактшины. Типы A,B и C поддерживаются 8, 16 и 32 разрядными устройствами, причемвозможно автоматическое изменение ширины данных при передаче внесоответствующие размеры памяти. Приоритет прямого доступа к памяти может бытьлибо переменным, либо фиксированным. Линии прерывания шины ISA, по которым запросы передаются в виде фронтов сигналов, сильноподвержены импульсным помехам. Поэтому в системе ESA кроме таких, предусматривается также сигнал прерываний активныйпо уровню. Для компьютеров с шиной ESAпредусмотрена автоматически конфигурированная система, поэтому обычно с платамирасширения изготовители поставляют специальные файлы конфигурации. Информация,из которых исполняется на этапе подготовки системы к работе. В архитектуре ESA предусматривается выделениеопределенных групп адресов ввода вывода для конкретных слотов шины, каждомуразъему отводят 4 Кбайта адресного диапазона.
Локальные шины
Разработчики компьютеров на микросхемах 386, 486 началииспользовать раздельные шины для памяти и устройств ввода вывода, что позволилоработать с памятью с наивысшей для нее скоростью, тем не менее, при такомподходе вся система не обеспечивает достаточной производительности, т.к.устройства подключенные через разъемы расширения не могут достичь скоростиобмена сравнимой с частотой микропроцессора. В основном это касается работы сконтроллераминакопителей иаидеоодаптеров. Для решения данной проблемы стали использоваться локальныешины, связывающие процессор с контроллерами периферии. В настоящее времяиспользуются локальные шины VLB и PCI, обе шины позволяют периферийнымустройствам работать с тактовой частотой до 32 МГц. Шины PCI относятся к классу пристроек т.к. между локальной шинойпроцессора и самой PCI находитьсяспециальная микросхема согласующего моста. Спецификация шин PCI позволяет использовать ее внезависимости от типа процессора. Специальный контроллер обеспечивает разделениеуправляющих сигналов локальной шиной микропроцессора и PCI шиной и, кроме того, осуществляет арбитраж на PCI. К шине могут подключаться до 10устройств.
Поскольку каждая плата расширения PCI работает с разделителем между двумя периферийными устройствами,то общее число разъемов уменьшится.
Шина работает на фиксированной частоте 33 МГц, предусматривает напряжениепитания для контроллеров 5 и 3,3 V. Атакже обеспечивает режим их автоконфигурации. PCI карты на напряжении 5Vмогут вставляться только в соответствующие слоты конструктивно отличающихся отслотов для карт с напряжением 3,3V.Имеются и универсальные PCI адаптеры,работающие в любом их слотов. Шина PCIможет использовать 124 контактный (32 разрядная передача данных) или 188контактный разъем (64 разрядная передача данных). При этом теоретическивозможная скорость обмена составляет 132 и 264 Мбайта в секунду. На системнойплате устанавливается не больше 3-4 разъемов PCI. На компьютерах I286вообще не устанавливались.
Стандарт PCMCIA
Устройства соответствующие первой версии данного стандартаразрабатывались в качестве альтернативы приводов гибких дисков в портативныхкомпьютерах.
PCMCIA устройства используются какплаты расширения для модулей памяти модемов, SCSI адаптеров, сетевых карт, звуковых карт, винчестеров, флешпамяти. Разъем PCMCIA размещается встандартном отсеке с форм фактором 3,5 или 5,25 дюйма. Первая версия стандартаподдерживала все шины памяти, включая: DRAM(SRAM, PSRAM, ROM, PROM, UVEPROM,EEPROM, FLASH).
Во второй версии спецификации стандарта появились:поддержка устройств ввода вывода, дополнительный сервис для модулей флешпамяти, поддержка модулей с двойным напряжением питания и XIP механизм.
XIP механизмобеспечивает выполнение программ непосредственно в пространстве PCMCIA модуля памяти, экономя тем самымсистемную память компьютера. Вместе со второй версией ассоциация PCMCIA раз