Реферат: Архитектура ЭВМ

Содержание

1. Обобщенная структура центральногопроцессора

2. Центральное Устройство Управления.

3. Основные характеристики и классификацияустройств управления

4. Арифметико-Логическое Устройство(АЛУ)

5. Назначение и классификация АЛУ.

6. Структура АЛУ для сложения ивычитания чисел с фиксированной запятой

7. Структура АЛУ для умножения чиселс фиксированной запятой (сумматор частичных произведений)

8. Умножение, начиная с младшихразрядов множителя со сдвигом суммы частичных произведений вправо и принеподвижном множимом.

9. Умножение, начиная с младшихразрядов множителя при сдвиге множимого влево и неподвижной сумме частичныхпроизведений.

10. Умножение, начиная со старшихразрядов множителя при сдвиге суммы частичных произведений влево и неподвижноммножимом.

11. Умножение, начиная со старшихразрядов множителя при сдвиге вправо множимого и неподвижной сумме частичныхпроизведений.

12. Методы ускорения умножения.Умножения на 2 разряда множителя.

13. Деление дробных чисел

14. Деление целых положительныхчисел.

18. Классификация аппаратных средствмногопроцессорных вычислительных комплексов (МПВК) по Ф.Г. Энслоу.

19. МПВК с общей шиной

20. МПВК с перекрестной коммутацией

21. МПВК с многовходовыми

22. Ассоциативные вычислительныесистемы

23. Матричные вычислительные системы

24. Структура векторнойвычислительной системы.

25. Принципы векторной обработки.

26. Факторы, снижающие производительностьвекторных ЭВМ.

27. Параллельная обработка данных наЭВМ.

28. Краткая история появленияпараллелизма в архитектуре ЭВМ.

29. Использования параллельныхвычислительных систем. Закон Амдала.

30. Конвейерная и суперскалярнаяобработка.

31. Принципы управления внешнимиустройствами. Понятие интерфейса ввода-вывода.

32. Типы интерфейсов.

33. Управление обменом данными.

34. Понятие подхода открытых систем.Свойства открытых систем.

35. Профили стандартов открытыхсистем.

36. Архитектура открытых систем.

37. Преимущества идеологии открытыхсистем

38. Открытые системы иобъектно-ориентированный подход

39. Вычислительные системы.Назначение. Принципы построения. Признаки структурной и функциональнойорганизации

40. Классификация архитектурвычислительных систем. Классификация Флинна

41. Классификация Шора

42. Параллельные вычислительныесистемы. Основные классы современных параллельных вычислительных систем

43. Способы доступа к модулям памятипараллельных компьютеров

44. Современное состояниепараллельных вычислительных технологий

45. MPP-архитектура

46. SMP-архитектура

47. PVP-архитектура

48. Кластерные системы

49. MBC-архитектура

50. NUMA-архитектура

1. Обобщеннаяструктура центрального процессора

Процессоры бывают:сигнальные, коммуникационные, общего назначения, специализированные

Машинный такт – интервалвремени, в течении которого выполняется одна микрокоманда.

/>

ИПУ – Инженерный ПультУправления

МП – Местная Память

УР – Управляющие Регистры

БКД – Блок Контроля иДиагностики

БССОП – Блок Связи СОсновной Памятью

БЗП – Блок Защиты Памяти

Для реализации программногорежима работы наряду с программными средствами используется специальныеаппаратные средства. Кроме уже упомянутой системы прерываний к ним относятсяследующие средства: защита памяти, динамического распределения памяти, службывремени и др.

2. ЦентральноеУстройство Управления

ЦУУ формирует управляющиесигналы для следующих функций:

— выборки из ОЗУ (ПЗУ)кодов очередной команды

— расшифровки кодовопераций и признака выбранной операции

— формированиеисоплнительного адреса операнда

— анализ запросов напрерывание исполняемой программы

— формирование адресаследующей команды

Структура ЦУУ:

/>

БРК – Блок РегистраКоманд БПА – Блок Переадресации Адресов

БТИ – Блок ТактовыхИмпульсов ИПУ – Инженерный Пульт Управления

БП – Блок Прерываний БАК– Блок Адреса Команд

БУО – Блок УправленияОперациями УС – Управляющие Сигналы

Алгоритм: 1)код очереднойкоманды программы принимается для расшифровки и исполнения в БРК, подвоздействием УСов. Адрес формируется в БАКе. 2)--------3)Перед выборкойочередной команды производится анализ запроса на прерывание. Для этоговключается БП. В состав ЦУУ включается блок для формирования исполнительныхадресов – БПА. В его состав включаются: индексные, базовые регистры, а такжесхема алгебраического сложения. БТИ – Блок Тактовых Импульсов. Назначение –формирование последовательности тактовых импульсов, которые позволяют провестивременное развертывание цикла работы процессора. ИПУ – обеспечивает: а) пускили остановку ЭВМ б) выполнение процессором заданного режима в) вывод насредства индикации

3. Основныехарактеристики и классификация устройств управления

1) Принцип формирования иразвертывания временной последовательности УС для осуществления микрооперацийцикла выполнения команд ЭВМ.

2) Способ построенияцикла работы ЭВМ и ее ЦУУ:

3) Способ организациивыработки УСов.

4) Способ синхронизацииузлов и блоков ЭВМ. ЦУУ бывает аппаратного и микропрограммного типа.Последовательность УС зависит от операционной и адресной части исполняемойкомандыю Во-вторых – от сигналов от операционных блоков, все этосинхронизируется ТИ, которые определяют границу тактов. Поэтому БУОрассматривается как цифровой автомат, который определяется следующимимножествами: а) входных сигналов, которые соответствуют двоичному кодуоперационной части и двоичным значением сигналов осведомительных признаков. б)двоичных УСов, которое соответствует множеству выдаваемых из ЦУУ сигналовмикроопераций. в) множество подлежащих реализации микропрограмм, цикловвыполнения команд и отдельных этапов.

БУО в ЦУУ аппаратноготипа представляет собой ЦА в котором требуемое множество состояний задаетсямножеством логических и запоминающих элементов. Это позволяет выдать на выходблока сигнал микрооперации.

ЦУУ микропрограммноготипа – БУО выполняет функции блока хранения и выборки кодов микропрограмм. Вкаждом машинном такте произодится выборка требуемой МК, во-вторых – выдача сигналовМО, в-третьих – формирование адреса следующей МК.

Различают ЦУУ:

1.        С прямым циклом.1) Выборка из устройства команд 2) выполнение машинной операции

2.        С обращеннымциклом. 1) Сигналы МО-ций для выполнения машинной операции по коду команды,которая поступила в ЦУУ в предыдущем цикле.

3.        С совмещеннымциклом – для повышения быстродействия – многокомандные процы, конвейрная исуперскалярная обработка

5) По способу выработкиУС. ЦУУ могут быть централизованными и смешанными. В первом случае БУОвырабатывает все сигналы микроопераций для всех команд, а во втором – «местные»БУО.

6) По способусинхронизации работы ЭВМ – в зависимости от числа тактов в цикле командразличают ЦУУ с постоянным и переменным числом тактов.

4.Арифметико-Логическое Устройство (АЛУ)

Назначение – обработкаинформации (операции +, -, <<, >>, и т.д.) и логические операции.Кроме того в малых и средних машинах, в которых нету отдельного БУО, связ. сформированием действительных адресов в АЛУ выполняется действия адресной арифметикиили действия связанные с преобразованием адресов. Алгоритм операции включаетпоследовательность элем. действий: 1) прием кода операнда 2) преобразованиекода операнда 3) суммирование кодов двух операндов 4) сдвиг кода операнда 5)выдача кода результата.

1) Регистры для хранениякодов операндов на время выполнения действий над ними

2) Регистры сдвигавправо/влево на один или несколько разрядов

3) Преобразователи дляпреобразования ПК в ОК или ДК.

4) Сумматор – длясуммирования и других действий.

Самматоры делят по типуиспользуемых для суммирования базовых элементов: 1) комбинационного2) накапливающего и по способу осуществления 3) последовательнго ипараллельного действия.

АЛУ ЭВМ малойпроизводительности, сумматоры параллельного типа – средняя и высокая производительность(основа – совокупность Т-триггеров).

Алгоритм работы: 1) передсуммированием по шине сброс всех триггеров – уст. в 0 состояние (можноиспользовать парафазное представление)

2) на счетные входытриггеров подается первое слагаемое и запоминается

3) на входы триггеровподается второе слагаемое.

4) триггер, в которомслагаемое=1 изменяет свое состояние на противоположное

5) переполнение разряднойсетки выявляется в результате переноса из старшего разряда и знакового.

Быстродействиепараллельного сумматора ограничивается временем распространения переноса.

Tпер=Т1(n~1). Для сокращения этого времени в сумматор включают цепь ||переноса. В состав АЛУ входят: схема управления – руководство порядкомвыполнения последовательности микроопераций.

5. Назначение иклассификация АЛУ

1) Виды обработкиоперандов

2) организация выполнениядействий над операндами

3) способы связи междуосновными узлами

Типы АЛУ: 1) используемаясистема счисления

2) по формампредставления числовых данных – с фиксированной или плавающей запятой.

3) по виду связей междуосновными узлами – с непосредственной связью и с магистральной структурой.

/>

Принцип организации АЛУ снепосредственными связями:

сумматор и схемауправления соединены непосредственно с выходами соответствующих регистров.Операнды считываются их определенных регистров. Результат определяется ипередается также в определенные регистры.

АЛУ магистральнойструктуры: Схемы дляпреобразования информации выделены в отдельные блоки, включающие в себясумматор и регистр сдвига. Регистры служат лишь для хранения операндов во времяих обработки. Вх/вых сумм регистров содержат только схемы приема и выдачиинформации.

/>

6. Структура АЛУ длясложения и вычитания чисел с фиксированной запятой

При выполнении сложенияположительные слагаемые представляются в прямом коде, отрицательные – вдополнительном. Производится сложение двоичных кодов, включая разряды знаков.Если при этом возникает перенос из знакового разряда суммы при отстуствиипереноса в этот разряд или перенос в знаковый разряд при отсутствии переноса изразряда знака, то имеется переполнение разрядной сетки соответственно приотрицательной и положительной суммах. Если нет переносов из знакового разряда ив знаковый разряд суммы или есть оба этих переноса, то переполнения нет и при 0в знаковом разряде сумма положительна, а при 1 отрицательна и представленя вДК.

/>

Алгоритм работы:

1) Из памяти по входнойинформационной шине в АЛУ поступают операнды, причем положительные числа – впрямом, а отрицательные – в дополнительном коде.

2) РгВ – первое слагаемоеили уменьшаемое

3) РгА – второе слагаемоеили вычитаемое. Рг1 связан с РгА цепями прямой и инверсной передачи кода.Прямая передача используется при сложении, инверсная — вычитания

4) Результат операциивыдается из АЛУ в оперативную память по выходной информационной шине ШИВых.5)При выполнении операции в АЛУ формируется 2-разрядный код признака результатаПР.