Реферат: Разработка методики программного тестирования цифровых устройств с помощью программного пакета Design Center

The abstractThe diploma text contens:

pages–

pictures –

additions –

Key words: testing, model,synchronizing device, demultiplexer, register, counter, gate, D-flip, T-flip.

The aimof this work is developing program testing method for digital devices.

Thedraughts of the structural electrical schemes of demultiplexer, counter,register and synchronizing device are the add of this work.

Реферат

Пояснительнаязаписка содержит:

страниц–

рисунков–

приложений–

Ключевыеслова: тестирование, модель, синхронизирующее устройство,

демультиплексер,регистр, счетчик, вентиль, D-триггер,T-триггер.

Цельюданной работы является разработка методики программного тестирования цифровыхустройств.

Прилагаются: чертежи структурныхэлектрических схем демультиплексера, вычитающего счетчика, регистра,синхронизирующего устройства.

1 Введение

В настоящеевремя промышленностью выпускаются интегральные схемы сложные по своей структуреи функциональному предназначению.В сязи сэтим возникает проблема контроля выхода годных интегральных схем и выявленияпричин возникающих неполадок.

Затраты на тестированиесложных интегральных схем спривлечением контрольно-измерительной аппаратуры может во много раз превышатьстоимость самой интегральной схемы из-за длительности процесса тестирования исложности его реализации.

Тестированиена модели разрабатываемой интегральной схемы существенно удешевляет процесстестирования и сокращает время его осуществления.

Наоснове проекта интегральных схем,разработанного на этапах логическогои топологического проектирования,создаютсяреальные их образцы .Каждыйобразец должен затем пройти функциональный контроль,устанавливающий правильность его работы.

В общем случае при тестировании на математической модели или реальном образцеобнаруживаются неисправности интегральной схемы путем анализа состояний еевыхода на определенных наборах входных сигналов.Успешное решение задачи тестирования нтегральной схемы навсех стадиях проектирования и изготовления определяет в конечном итоге ееважнейшие характеристики,такие,как бездефектность проектирования,надежность и устойчивость работы,стоимость образцов и другие.

Различают два вида тестированияинтегральных схем:

а)функциональное тестирование,осуществляемое на всех этапах разработкилогической схемы;

б) функциональныйконтроль правильности работы образцов интегральных схем после их изготовления.

2 Возможности PSpice как среды моделирования и тестирования

цифровых устройств

ПрограммаPSpice составляет основу системы DesignCenter,поэтому рассмотрим ее возможности подробнее.

Программа PSpice позволяет проводитьследующие виды анализа:

— расчет режима цепи по постоянномутоку (проводится вначале моделирования перед выполднением других видов анализабез указания специальных деректив;

— многовариантный расчет режима попостоянному току (.DС);

— многовариантный параметричный анализ (.STEP);

— расчет малосигнальных чувствительностей в режиме по постоянному току (.SENS);

— расчет малосигнальных передаточныхфункций в режиме по постоянному току (.TF);

— расчет частотных характеристик линеаризованной цепи (.AC);

— расчет спектральной плотностивнутреннего шума (.NOISE);

— расчет переходных процессов привоздействии сигналов различной формы (.TRAN);

— спектральный анализ (разложение вряд Фурье результатов расчета переходного процесса) (.FOUR);

— статистический расчет по методуМонте-Карло (.MC);

— расчет на наихудший случай (расчетчувствительности схемы при выбранном виде анализа (.DC, .AC, .TRAN) к параметрам моделей элементов и основанный на этоманализе расчет наихудшего случая по заданному критерию) (.WCASE).

3 Тестирование цифровых устройств на примере

синхронизирующего устройства

3.1 Описание и принцип действия тестируемого устройства

Рассматриваемоесинхронизирующее устройство должно под действием комбинации входных сигналовобеспечивать работу в трех режимах:

— режим линиизадержки цифровых сигналов;

— режим формирования пачек импульсов цифровыхсигналов;

— режим делителя частоты цифровых сигналов.

Число, указывающее количество импульсов,на котороенеобходимо задержать сигнал,количествоимпульсов в пачке и число,на котороенеобходимо разделить частоту сигнала, указывается на входе синхронизирующегоустройства.

Для создания модели всего устройства и тестированияего работы,необходимо создать модели функциональных узлов моделируемогоустройства.

Моделируемоесинхронизирующее устройство можно разбить на четыре фунциональных модуля:

а) управляющая схема. Основная задача этого модуля – подача синхроимпульса на один изфункциональных модулей для обеспечения заданного режима работы.

б) линиязадержки. Основная задача линиизадержки – задержка сигнала на число импульсов определяемое управляющей схемой.

в) формирователь пачек импульсов. Основная задача – формирование пачки импульсов числокоторых задается управляющей схемой.

г) делительчастоты. Основная задача делителя частоты – формирование сигнала частота которогоменьше входного в заданное управляющей схемой число раз.

Такимобразом, моделируемое устройство полностьюсостоит из цифровых компонентов.Это в некоторой степени упрощаетсоздание и тестирование моделей.

Необходимосоздать программные модели устройств,протестировать каждую модель, а затем,при положительных результатах тестирований,произвести тестирование всего устройства в целом. При программном тестировании созданных моделей необходимо учитыватьвозможности используемой вычислительной техники (например при задании шагасигнала).

Длядемонстрации преимуществ метода программного тестирования цифровых устройств,можно протестировать синхронизирующее устройство в составетолько управляющей схемы и формирователя пачек импульсов.

3.2 Моделирование цифровыхкомпонентов

3.2.1 Общие сведения

Моделированиеможет осуществляться с помощью библиотек логических примитивов созданных самимразработчиком или с помощью библиотек встроенных в программу PSpice.

Рассмотримпервый способ.

Любоецифровое устройство разрабатывается на основе элементной базы.Элементная база выбирается из требований кэлектрическим параметрам устройства.В даннойработе в качестве примера выбрана элементная база на основе КМОП-лигики.Рассматриваемая в данной работе цифровая схемапредставляет собой синхронизирующее устройство,логический базис которого реализован на КМОП-логики.

В настоящее время широкоеприменение КМОП-схем обусловлено их минимальным энергопотреблением,повышенной помехоустойчивостью,воз-

OUTLD — выходнаяемкость в фарадах (по умолчанию 0);

DRVH — выходноесопротивление высокого уровня в омах (по умолчанию

50 Oм);

DRVL — выходноесопротивление низкого уровня в омах (по умолчанию

50 Ом);

Так как в данной работенеобходимо протестировать толькоправильность работы моделируемого устройства, без контроля параметров егоэлемнетной базы из которой он составлен,то необходимо выбрать второйспособ моделирования.

3.2.2 Модели источников логических сигналов

При моделировании цифровых устройствиспользуются модели постоянных источников логических сигналов и моделигенераторов входных логических сигналов.

Модельисточника постоянного логического сигнала описывается следующим образом:

U<имя> <тип источника>(<число выходов>)

+<<узел питания+> <узелпитания->> <узлы выходов>

+<модель входа/выхода>

Для моделей цифровых устройств сопределенной элементной базой узлы питания могут описываться определеннымиоператорами в телемодели источника. Для моделейс элементной базой на КМОП-логике узлы питания описываются следующим образом:

— узел питания “+” – $g_cd4000_vdd;

— узел питания “-“ – $g_cd4000_vss;

Модель генератора входных логических сигналов описываетсяследующим образом:

Вцифровом синхронизирующем устройстве,рассматриваемом в данной работе,используются только вентили сдвумя состояниями.Рассмотриммодели используемых в работе вентилей.

Модельс двумя состояниями имеет следующий вид:

U<имя модели> <типвентиля> [(параметры)]

+<узел питания +> <узелпитания ->

+<узлы входов> <узлывыходов>

+<модель динамики> <модельвхода/выхода>.

Форма описания модели динамики:

.model<имямодели> ugate[(параметры модели)].

В системе Design Centerвентили представлены в двух видах:одиночные вентили и сборки(массивы) вентилей.Одиночный вентиль имеет один или несколько входов и одинвыход.Сборки вентилей состоят из одногоили более одинаковых вентилей.Использованиесборок позволяет работать непосредственно со стандартными элементамиинтегральных схем, имеющими часто в одном корпусе несколько вентилей.

Всоответствии с рисунком Б.1 приложения Б в данной работе используются следующие моделивентилей:

INV- инвертор;

INVA — сборка инверторов;

AND — вентиль “И”;

ANDA — сборка вентилей “И”;

NAND — вентиль “И-НЕ”;

NANDA- сборка вентилей “И-НЕ”;

OR- вентиль “ИЛИ”;

NOR - вентиль “ИЛИ-НЕ”;

NORA — сборка вентилей “ИЛИ-НЕ ”;

.modelsource uio(drvh=50 drvl=50)

.probe

.tran10ns 400ns

.end

Результаттестирования регистра приведен в приложении В.

Электрическаяструктурная схема регистраRG1 приведена вкомплекте чертежей.

Регистрявляется регистром с паралельным приемом и выдачей информации.Изменение хранящейся информации происходит послеизменения сигналов на входах 01 и 02.

3.2.6 Формирование модели управляющей схемы,входящей в состав цифрового синхронизирующегоустройства.Тестирование модели

управляющейсхемы

Рассмотренныеранее модели цифровых устройств комбинационного и последовательностного типапозволяют построить модель одного из функциональных узлов тестируемого в даннойработе синхронизирующего устройства и протестировать его функционирование.Функционируемой и тестируемой на данном этапе модельюфункционального узла является управляющая схема.Ее задачей является перенос синхронизирующего сигнала совхода 06 на один из выходов демультиплексера,при соответствующих сигналах на входах 01 и 02 регистра RG1 и запись двоичного числа в счетчик СТ1.Последнее необходимо для задания числа импульсов навыходе формирователя пачек импульсов.

Нижеприведена модель управляющей схемы и результат ее тестирования:

u1inva(2) up um 09 10 out1a out2a delay1 in_out

u2 anda(3,3) up um 10 03 out1a 09 out2a 03 03 09 10 4 5

+6 delay1 in_out

.model delay1 ugate

u3dff(2) up um 04 05 03 01 02 07 08 09 10 delay source

Ugnr1STIM (1,1)

+up um

+03

+source TIMESTEP = 10.00000E-9 IO_LEVEL=0

+ 0.000000C 0

+ LABEL = again

+ 1.000000C 1

+ 2.000000C 0

+ 3.000000C GOTO again -1 TIMES

uconst1pullup(2) $g_cd4000_vdd $g_cd4000_vss 04 01 in_out

uconst0pulldn(1) $g_cd4000_vdd $g_cd4000_vss 02 in_out

urSTIM (1,1)

+$G_DPWR $G_DGND 05 source TIMESTEP = 1.000000E-9 IO_LEVEL=0

+ 0.000000s 0

+2.000000E-9s 1

*uconst0 pulldn(1) $g_cd4000_vdd $g_cd4000_vss S in_out

.modeldelay ueff

.modelin_out uio(drvh=1e4 drvl=1e4)

.optionsdigmntymx=2

.modelsource uio(drvh=50 drvl=50)

.probe

.tran10ns 400ns

.end

Результаттестирования управляющей схемы приведен в приложении Г.

3.2.7 Создание модели формирователя пачек импульсов,входящего в состав цифрового синхронизирующегоустройства.Тестирование модели формирователя пачек импульсов.

Основной задачей формирователя пачекимпульсов является форми-рование сигнала в состав которого входят импульсы,числокоторых задается управляющей схемой.

Воснове формирователя пачек импульсов лежит вычитающий счетчик СТ1,построенный на Т-триггерах.

Вбиблиотеке PSpiceнет моделиТ-триггера, так какданный тип триггера может быть реализован на основе D-триггера.Даннаяреализация производится путем соединения инвертирующего выхода D-триггера с его D-входом. Такимобразом получается триггер с одним входом и состояние триггера меняется суровнем сигнала на его входе.

Нижеприведена модель Т-триггера:

u1dff(1) up um R S c inv out inv delay source

Ugnr1STIM (1,1) up umc source TIMESTEP = 10.00000E-9 IO_LEVEL=0

+ 0.000000C 0

+ LABEL = again

+ 1.000000C 1

+ 2.000000C 0

+ 3.000000C GOTO again -1 TIMES

uconst1pullup(1) $g_cd4000_vdd $g_cd4000_vss S source

urSTIM (1,1) $G_DPWR $G_DGND R sour TIMESTEP = 1.EIO_LEVEL=0

+0.000000s 0

+2.000000E-9s 1

.modeldelay ueff

.optionsdigmntymx=2

.modelsource uio(drvh=50 drvl=50)

.probe

.tran10ns 400ns

.end

Результаттестирования Т-триггера приведен в приложении Г.

.modeldinamics ueff

.modeldinam ugate

.tran10ns 400ns

.probe

.end

Результат тестирования работы формирователя пачек импульсовприведен в приложениии Д.

3.2.8 Объединение моделей функциональных узлов итестирование

работывсей модели синхронизирующего устройства

Тестированиевсей модели синхронизирующего устройства можно осуществить двумя способами.

Первыйспособ заключается в непосредственном соединении всех разработанных моделей,входящих в устройство и представить модель устройстваввиде одной программы.

Второйспособ заключается в создании библиотечных файлов таких логических элементов,как регистр,демультиплексер и счетчик.Присоставлении модели,в телеосновной программы необходимо вставить операторы вызывающие нужные библиотечныефайлы.

Первыйспособ необходим при создании и тестировании моделей несложных устройств,в которых модели различных логических элементов используютсяне чаще одного раза.

Второйспособ позволяет избежать громоздких описаний моделей сложных устройств,в которые входит большое количество одинаковых элементов.

Вданной работе удобнее использовать первый способ.

Программнаямодель синхронизирующего устройстваприведена ниже.

Приложение Б

Видыиспользуемых в работе вентилей и тестирование работы

демультиплексера

INV AND NAND

OR NOR

Рисунок Б.1 – Стандартные вентили используемые в данной работе

Рисунок Б.2 – Результат тестирования модели демультиплексераПриложение ВРезультат тестирования регистра и пример триггеровс динамическим

управлением

JKFF DFF

S T

S T

S T

S T

а) б)

а – JK — триггер;

б – D — триггер;

Рисунок В.1 – Триггеры сдинамическим управлением.

Рисунок В.2 –Тестирование работы регистра.

Приложение ГРезультаты тестирования управляющей схемы и Т-триггера

Рисунок Г.1 – Тестирование управляющей схемы.

Рисунок Г.2 – Тестирование Т-триггера.

Приложение ДРезультат тестирования формирователя пачек импульсов и всего

синхронизирующего устройства

Рисунок Д.1 –Тестирование формирователя пачек импульсов.

Рисунок Д.2 – Результат тестирования синхронизирующегоустройства.

Министерство общего ипрофессионального образования Российской Федерации

Новгородский государственныйуниверситет

<span Times New Roman",«serif»">имени ЯрославаМудрого

_________________________________________________________________________

Кафедра физики твёрдого тела и микроэлектроники

<span Times New Roman",«serif»"> УТВЕРЖДАЮ

<span Times New Roman",«serif»;font-weight: normal"> Зав. кафедрой ФТТМ

<span Times New Roman",«serif»;font-weight:normal">_________ Б.И.Селезнёв

<span Times New Roman",«serif»;font-weight:normal">“_____” __________1999 г.

<span Times New Roman",«serif»">Задание навыпускную работу

<span Times New Roman",«serif»;font-weight: normal">на получение академической степени бакалавра техники и технологий

<span Times New Roman",«serif»;font-weight:normal"> Студенту группы 5031 Хаимову Даниилу Исхаковичу

<span Times New Roman",«serif»;font-weight:normal">Тема работы:Разработка методики программного тестирования цифровых

<span Times New Roman",«serif»;font-weight:normal">устройств спомощью программного пакета

<span Times New Roman",«serif»;mso-ansi-language: EN-US;font-weight:normal">Design Center

<span Times New Roman",«serif»;font-weight:normal"> (утверждена на заседании кафедры"_____" __________ 1999 г.)

<span Times New Roman",«serif»;font-weight:normal">2 Срок сдачи законченной работы:22.06.99 г.

<span Times New Roman",«serif»;font-weight:normal">3 Исходные данные к работе:

<span Times New Roman",«serif»;font-weight:normal">4 Содержание пояснительной записки(перечень подлежащих разработке вопросов):

<span Times New Roman",«serif»;font-weight:normal">5 Перечень графического материала:

<span Times New Roman",«serif»;font-weight:normal">6 Прочие условия:

<span Times New Roman",«serif»;font-weight:normal">7 Консультанты по работе (с указаниемотносящихся к ним разделов работы):

<span Times New Roman",«serif»; font-weight:normal">Сапожников А.А. (норм контроль)

<span Times New Roman",«serif»"> Задание выдал (руководитель)

<span Times New Roman",«serif»"> Задание принял к исполнению

<span Times New Roman",«serif»; font-weight:normal">Д. т. н., профессор<span Times New Roman",«serif»">

<span Times New Roman",«serif»;font-weight: normal"> студент группы 5031

<span Times New Roman",«serif»;font-weight: normal">__________ Селезнёв Б.И.

<span Times New Roman",«serif»;font-weight:normal">__________ Хаимов Д

<span Times New Roman",«serif»;mso-ansi-language:EN-US;font-weight:normal">.<span Times New Roman",«serif»; font-weight:normal">И.

<span Times New Roman",«serif»;font-weight: normal">"_____" __________ 1999 г.

<span Times New Roman",«serif»;font-weight:normal">"_____" __________ 1999 г.

<span Times New Roman",«serif»;font-weight: normal">Новгород Великий

<span Times New Roman",«serif»;font-weight: normal">1999

еще рефераты

Еще работы по радиоэлектронике

Реферат по радиоэлектронике

Проектирование лог. ключа в n-МОП базисе с квазилинейной нагрузкой (МСХТ)

29 Августа 2013

Реферат по радиоэлектронике

Расчет характеристик канала вывода СИ (синхротронного излучения)

29 Августа 2013

Реферат по радиоэлектронике

Устройства защиты громкоговорителей

29 Августа 2013

Реферат по радиоэлектронике

Промышленное применение лазеров

29 Августа 2013