Реферат: Разработка блока динамического ОЗУ с мультиплексором кода адреса

ХТКЭМ

Курсовой проект.

Тема:

Разработка блокадинамического ОЗУ с мультиплексором кода адреса.

Выполнил ЕрохинВ.А.

Проверил Калинкина М.В.

2000г.

ХИМКИНСКИЙ ТЕХНИКУМ КОСМИЧЕСКОГОЭНЕРГОМАШИНОСТРОЕНИЯ

ЗАДАНИЕ

ДЛЯ КУРСОВОГО ПРОЕКТИРОВАНИЯ ПО КУРСУ________________________________

<img src="/cache/referats/12157/image001.gif" align=«left» hspace=«12» v:shapes="_x0000_s1027">__3________КУРСА____Э-32 97__ГРУППЫУЧАЩЕГОСЯ__Ерохина_________

Владимира Александровича

(фамилия, имя иотчество)

темаЗАДАНИЯ И ИСХОДНЫЕ ДАННЫЕ_Разработкаблок динамического ОЗУ смультиплексором кода адреса емкостью 16К байт для 8-разрядных микропроцессорныхустройств

При выполнении курсовогопроекта на указанную тему должны быть представлены:

1.Пояснительная записка

______________________________________________________________________________________________________________________

2.Графическая часть проекта

ЛИСТ 1.________________________________________________________________________

<img src="/cache/referats/12157/image002.gif" align=«left» hspace=«12» v:shapes="_x0000_s1029"> 2._________________________________________________________________

Датавыдачи ____________________________

Срококончания ____________

Преподаватель-руководителькурсового проектирования.

Введение.

ОЗУ выполняют запись, хранение и считываниепроизвольной двоичной информации. Оно является основным устройством памятицифровых систем, в котором хранятся программы, определяющие процесс текущейобработки информации и массив обрабатываемых данных. Современные цифровыесистемы ОЗУ строятся из специальных микросхем памяти, которые объединяются всоответствующий функциональный блок.

Целью курсового проекта является разработкаблока динамического ОЗУ емкостью 16Кбайт для 8-разрядных микропроцессорныхустройств и закрепление полученных в процессе изучения дисциплины ЭВМ системы,комплексы и сети знаний по динамическойпамяти.

1.Организацияработы блока динамического ОЗУ с мультиплексором кода адреса.

Для реалезацииусройства необходимы: накопитель информации,состоящий из микросхем памяти (модуль памяти), и схемы управления. Структурная схема такого блокапоказана в приложении 4.

Модульпамяти, обозначаемый как DD1-DD8 на функциональной схеме(приложение 5), построен на микросхемах К565РУ3Г путем соединения иходноименных выводов, кроме информационных. Сигналы RASи CASформирует контроллер ОЗУ CLC.,сигнал MWTCс шины управления подан на вход W/R. Для снижения степенирассогласования с ТТЛ управляющими элементами целесообразно подключение всехадресных и управляющих линий ко входаммикросхем памяти осуществлять через резисторы с сопративлением20-30 Ом.

Буфер выходных данных DD13реализован на парралельном 8-разрядном регистреКР580ИР82. Сигнал управления регистром вырабатывает контроллер ОЗУ. Сигнал ОЕуправляет выходами: при 0 они открыты для считывания, при 1-переходят в третьесостояние, сигнал СЕ управляет входами: при 1 они открыты для записи, при 0блокированы.

В блоке ОЗУ буферизованы только его выходныелинии.

Мультиплексор DD9-DD12 выполненный на схемахК555КП2 обеспечивает последовательный во времени ввод адресного кода строк AX{AO-A7} и столбцов AY{A8-A15} в модуль ОЗУ.

Адресные сигналы поступают на входы D0.0, D1.0 и D0.1, D1.1 мультиплексорных микросхем и коммутируются на выхды под управлением сигнала на входе SED2(AY/AX) при наличии на другомуправляющем входе SED1(REF) уровня 0. Условиякоммутации сигналов: при AY/AX=0 квыходам подключаются каналы D0.0, D0.1 и,следовательно, на адресные входы ОЗУ поступает адрес строк AX; при AY/AX=1 квыходам подключаются каналы D1.0, D1.1 и к ОЗУ направляется код адреса столбцовAY.

Сигналы управления: REF- признак режимарегенерации и AY/AX-сигналмультиплексирования каналов, вырабатывает контроллер.

В режиме регенерации REF=1 имультиплексор коммутирует на выходы при изменении AY/AXканалы D2.0, D3.0 и D2.1, D3.1. Нотак как указанные каналы попарно соединены, то на результат коммутации сигнал AY/AXвлияния не оказывает: прилюбых его значениях на выходы мультиплексора поступают адреса регенерации AR, вырабатываемые счетчиком контроллера. Эти сигналы адресуют толькостроки, сигналы адреса столбцов в этом режиме на адресных входах отсутствуют.

При отсутствии обращения к ОЗУ, ОЗУ работаеттолько в режиме регенерации. С каждым тактом контроллер формирует сигналы RAS,REF и код адреса очередной строки, и инициирует работу модуля памяти по циклурегенерации.

Процесс регенерации прекращается приобращении микропроцессора к ОЗУ, и контроллер обрабатывает требованиемикропроцессора. В конце цикла обращения контроллер переводит блок ОЗУ в режимрегенерации, продолжая этот процесс с адреса, на котором он был прерван.

Регенерация, осуществляемая по описанномуалгоритму называется “ прозрачной”: она незаметна для микропроцессора и неснижает скорость обработки программ. Условием для применения этого способаявляется наличие временных интервалов между двумя любыми обращениямимикропроцессора к ОЗУ, достаточных для проведения одного цикла регенерации,т.е. регенерации при обращении к модулю ОЗУ по одному адресу.

Например, алгоритмом работы микропроцессораК580ВМ80 такие интервалы предусмотрены: минимальный цикл между двумя любымиобращениями к памяти состоит из трех тактовых периодов.

Приноминальной частоте генератора 18МГц длительность такта равна 0.5 мкс. Еслиучесть, что на выполнение одного цикла регенерации микросхем К565РУ3Г требуется370 нс, то очевидна возможность реализации.

2.1.Принципработымикросхемы динамических ОЗУ К565РУ3Г

В микросхемах памяти динамического типафункции ЭП выполняет электрический конденсатор, образованный внутри МДПструктуры. Информация представляется в виде заряда: наличие заряда наконденсаторе соответствует логической 1, отсутствие-логическому0. Поскольку время сохранения конденсатором заряда ограничено, предусматриваютпериодическое восстановление (регенерацию) записанной информации. Кроме того,для них необходима синхронизация, обеспечивающая требуемую последовательностьвключений и выключений функциональных узлов.

Для изготовления микросхем динамического ОЗУв основном применяют n-МДП технологию, котораяпозволяет повышать быстродействие и уровень интеграции микросхем, обеспечиватьмалые токи утечки и за этот счет увеличивать время сохранения заряда назапоминающем конденсаторе.

— <img src="/cache/referats/12157/image006.gif" v:shapes="_x0000_s1039"><img src="/cache/referats/12157/image007.gif" v:shapes="_x0000_s1038"><img src="/cache/referats/12157/image008.gif" v:shapes="_x0000_s1037"><img src="/cache/referats/12157/image009.gif" v:shapes="_x0000_s1036"><img src="/cache/referats/12157/image010.gif" v:shapes="_x0000_s1035">выход на три состояния;

DI- входные данные; W/R — запись-считывание;

DO — выходные данные; A — адрес;

RAS — строб адреса строки;

CAS — строб адреса столбца;

Микросхема К565РУ3Г информационной емкостью16Кx1бит. В ее структурную схему (приложение 1) входят выполненные в одномкремниевом кристалле матрица накопителя, содержащая 16384 элементов памяти,расположенных на пересечениях 128 строк и 128 столбцов, 128 усилителейсчитывания и регенерации, дешифраторы строк и столбцов, устройство управления,устройство ввода-вывода и мультиплексный регистр адреса.

Матрица накопителя разделена на две части по64x64 ЭП в каждой. Между ними размещены усилители, так что каждый столбецсостоит из двух секций, подключенных к разным плечам усилителя (приложение 2).

Элемент памяти собран по одно-транзисторнойсхеме и включает конденсатор Cij. Транзистор выполняетфункции ключа: при сигнале на адресной шине строки Xi=1 он открывается и соединяет конденсатор Cijс j-разрядной шиной.Предварительно в паузах между обращениями к накопителю емкости полушин СШАи СШБзаряжает источникнапряжения UOчерез открытые ключевыетранзисторы VT5 и VT6. При обращении кнакопителю эти транзисторы закрываются и изолируют полушиныAjи Bjот источника напряжения UО

Запоминающий конденсатор Сijвыбранного ЭП подключается через открытыйтранзистор Vtijк полушинеAjи изменяет ее потенциал. Этоизменение незначительнo, т.

к.емкость запоминающегоконденсатора,равная 0.1-0.2 пФ,много меньше емкости шины.Поэтому для индикациималого изменения потенциала шины при считывании информации применен высокочувствительный дифференциальный усилитель тригерноготипа на транзисторах VT1-VT4,включенный в середину РШ.

Кроме массива ЭП и усилителей,

матрица имеет в своейструктуре опорные элементы (ЭО) по одному елементу вкаждой полушине.Эти элементы вкаждой половине матрицы состовляютопорную строку (ОС).

Опорный элемент построен аналогичнозапоминающему.

Его назначение состоит вподдержании опорного напряжения UO,cкоторым усилитель сравнивает потенциал полушины свыбранным ЭП и реагирует на получающуюся при сравнении разность

потенциаловположительного и отрицательного знака в зависимости от считываемого уровня.

Эта операция происходит следующем образом:если выбрана для обращения строка верхней полуматрицыXi,

то сигнал А6 старшего разряда кода адресастроки коммутирует в селекторе опорной строки цепь через ключевой транзистор VT12 для сигнала F2 к ОС2,расположенной в нижней полуматрице.Таким образом,в каждом из 128 столбцов к усилителю сразных сторон подключены ЭП и ЭО.Поскольку потенциал полушины с ЭП отличается от опорного,в проводимости транзисторов разных плечусилителя-триггера появляется асимметрия,которая при включении цепиего питания сигналом F3вызывает опрогидование триггера по преобладающему уровню.В итоге на выходах-входах А и В триггера формируются полные уровни 1 и0.Тот из сигналов,который отражает,считываемую информацию,в данном примере сигнал с плеча А,коммутируется на вход устройства выводачерез ключевые транзисторы VT7,VT9 и VT10,открываемые сигналами А6,F4и Yj.Очевидно, считан может быть только один сигнал свыбранного дешифратором столбца: Yj=1.У остальных столбцов ключи VT10закрыты .Сигнал F4зависит от наличия сигнала CAS: приотсутствии последнего он не формируется и ключ VT9закрыт.

Сигнал на входе-выходе А триггера-усилителявыполняет также функцию восстановления уровня заряда запоминающегоконденсатора Cij, т.е. функцию регенерации информации. Причем этаоперация происходит во всех ЭП выбранной строки одновременно.

Таким образом, при каждом обращении кматрице для считывания информации автоматически осуществляется регенерацияинформации во всех ЭП, принадлежащих выбранной строке.

Для адресации 16 К элементов памятинеобходим 16-разрядный код, а у микросхемы только восемь адресных входов. Сцелью уменьшения числа необходимых выводов корпуса в микросхемах динамическогоОЗУ код адреса вводят по частям: вначале семь младших разрядов АО-А7, сопровождая их стробирующим сигналом RAS, затем семь старшихразрядов А8-А15со стробирующимсигналом CAS. Внутри микросхемы коды адреса строк и столбцов

фиксируютсяна адресном регистре, затем дешифруются и осуществляют выборку адресуемого ЭП.

Таблица истинности микросхемыК565РУ3ГRAS

CAS

W/R

Режим работы

Хранение

Регенерация

Запись 0

Запись 1

Считывание

Для формирования внутренних сигналов F1-F4,управляющих включением и выключением в определенной последовательности функциональныхузлов микросхемы, в ее структуре предусмотрено устройство управления, длякоторого входными являются сигналы RAS,CAS,W/R.

Устройство ввода-вывода обеспечивает ввододного бита информации DOв режиме считывания и ввододного бита информации DIс ее фиксацией с помощьютриггера-защелки в режиме записи. Во всех режимах, кроме режима считываниявыход принимает высокоомное (третье) состояние.Наличие у выхода высокоомного состояния позволяетобъединять информационные вход и выход при подключении микросхемы к общейинформационной шине.

По входам и выходу микросхема К565РУ3Гсовместима с ТТЛ микросхемами, что означает соответствие их входных и выходныхсигналов ТТЛ уровням.

Микросхемы динамических ОЗУ работают вследующих режимах: записи, считывания, считывания-модификация-записи,страничной записи, страничного считывания, регенерации.

Для обращения к микросхеме для записи исчитывания информации необходимо подать (приложение 3 а) код адреса строк А0-А7одновременно с ним или с некотой (не рекомендуется)

задержкойсигнал RAS, затем с нормированной задержкой на время удержания адреса строкотносительно сигнала RASдолжен быть подан кодадреса столбцов и через время и через время установления tус а CAS-сигнал CAS.

К моменту подачи кода адреса столбцов навход DIподводят записываемый бит информации, который сигналом W/Rприналичии CAS=0 фиксируется на входном триггере-защелке. Сигналзаписи W/Rможет быть подан уровнем или импульсом. В последнемслучае он должен иметь длительность не менее определенного параметром t

WRзначения. Если сигнал записи подан уровнем, то фиксацию DIтриггером-защелкой производит отрицательный перепад сигнала CAS(приналичии RAS=0). По окончании записи должна быть выдержана паузаtRAS, равная интервалу между сигналамиRAS, для восстановления состояния внутренних цепей микросхемы.

В аналогичном порядке должны быть поданыадресные и управляющие сигналы при считывании информации (приложение 3 б).Сигнал W/R=1 может быть подан импульсом или уровнем. Времяпоявления выходного сигнала можно отсчитывать от момента поступления сигналовадреса tвалибо сигналов управления, время выборки сигнала RAStВ RAS , времявыборки сигнала CAStВ CAS. Более информативным является параметр tВ CAS, т.к.информацию выводит из микросхемы сигнал CASпри наличии сигнала W/R=1.

Из приложения 5 б следует: tВ RAS=tВ CAS+tУС RASCAS.

Для оценки быстродействия микросхемы памятив расчет принимают время цикла записи (считывания) tЦ ЗП, tЦ СЧ. Другие временные параметрынеобходимы для обеспечения бессбойного функционирования микросхем в составе эл. аппаратуры.

Динамические параметры микросхемыК565РУ3Г (нс)

tЦ ЗП (СЧ)

370

t УСCAS RAS

t

CAS **

t Ц СЧ-М-ЗП *

420

tУ А RAS

t

В CAS

135

tЦ ЗП (СЧ) **

225

t УСCAS A

TРЕГ , мс

t

RAS

200

tУ А CAS

t

RAS

120

t

CAS

135

tУ DICAS

*Время цикла в режиме (считывание-модификация-запись)** В страничном режиме

Для обеспечения надежного сохранениязаписанной в накопителе информации реализуют режим принудительной регенерации.Регенерация информации в каждом ЭП должна осуществляться не реже чем через 2мс.

Время, в течении которого необходимообратиться к строке для регенерации, определяет параметр “Период регенерации” Трег.

Поскольку обращение к разным строкампроисходит с различными по длительности интервалами времени, расчитывать только на автоматическую регенерацию нельзя.

Цикл регенерации состоит из mобращений к матрице, где m-число строк, путем перебораадресов строк с помощью внешнего счетчика циклов обращений. Обращение к матрицедля регенерации может быть организовано по любому из режимов: записи,считывания, считывания-модификации-записи, а также поспециальному режиму регенерации- сигналом RAS.

Режим работы “Считывание-модификация-запись”заключается в считывании информации споследующей записью в один и тот же ЭП. Во временных диаграммах сигналов дляэтого режима совмещены диаграммы для считывания (приложение 3 б) и записи(приложение 3 а) информации: при неизмененных сигналах RASи CASрежим считывания сменяетрежим записи данных по тому же адресу. Модификация режима заключается в сменесигнала считывания на сигнал записи и в подведении ко входу DIзаписываемой информации. Время цикла в этом режиме обращения больше чем вдругих.

При организации принудительной регенерацииявляется режим регенерации сигналом RAS(приложение 3 в), прикотором осуществляют перебор адресов в сопровождении стробирующегосигнала RASпри CAS=1.

В расчет времени регенерации следуетпринимать время цикла при выбранном режиме регенерации, умножив его на числострок. На регенерацию информации в ЭП одной строки у микросхемы К565РУ3Г врежиме “Считывание-модификация-запись” необходимо 420нс, тогда для регенерации ЭП всех 128 строкпотребуется 54 мкс, что составит 2.7% рабочеговремени микросхемы. В режиме регенерации только сигналом RASобщее

времярегенерации уменьшается до 47.4 мкс что состави 2.3% времени функционирования микросхемы.

<img src="/cache/referats/12157/image012.jpg" v:shapes="_x0000_i1026"> m-число строк

tЗАН-времязанятости

Страничныережимы записи и считывания реализуют обращением к микросхеме по адресу строки свыборкой ЭП этой строки изменение адреса стлбцов. Вэтих режимах значительно уменьшается время цикла записи (считывания) посколькупри неизменных сигналах RAS=0 и кода адреса строкииспользована часть полного цикла записи (считывания), относящаяся к адресациистолбцов.

Микросхема К565РУ3Г нуждается в трехисточниках питания и следует учитывать требования по порядку включения ивыключения источников питания: первым включают источник –5В, а отключаютпоследним. Это требование обусловлено тем, что напряжение –5В подается наподложку (кристалл) и если его не подключить первым, то воздействием, дажекратковременным, напряжений двух других источников с напряжением 5 и 12В можетпроизойти в кристалле тепловой пробой. Порядок включения двух других напряженийпитания может быть любым.

После подачи напряжения питания микросхемаК565РУ3Г переходит в нормальный режим функционирования через восемь рабочихциклов.

2.2.Параметры микросхемыК565РУ3Г Характеристикамикросхемы К565РУ3Г

Емкость, бит-16К x1

Времяцикла записи считывания- 370нс

Напряжениепитания- 5В,12В,-12В

Потребляемаямощность: в режиме хранения- 40 мВт

врежиме обращения- 460мВт

Типкорпуса- ДИП;16;7.5

Статическиепараметры микросхемы К565РУ3Г

Iпотреблениядинамический- 45мА Iпотребления статический- 4Ма

Uвх низкого уровня мах 0.8Bmin–1B Uвх высокого уровня вах 6В min2.4B

Uвых низкого уровня мах0.4B