Реферат: Блок выравнивания порядков

Введение.

Процесс,который привел к появлению современных компьютеров, был чрезвычайно быстрым.Одним из самых важных достижений, приведших к революции в персональныхкомпьютерах, было изобретение полупроводника или транзистора в 1948 году.

В современных ЭВМ одним из основныхэлементов является блок АЛУ (арифметико-логическое устройство), котороеосуществляет арифметические и логические операции над поступающими в ЭВМ машинными словами.

Вранних моделях компьютеров использовались только числа в форме с фиксированнойзапятой. В дальнейшем возникла необходимость использования чисел с плавающейзапятой, для этого сначала применялись сопроцессоры. В настоящее времяблагодаря появлению новой технологии

MMX позволяющейпроцессору обрабатывать числа и с фиксированной и с плавающей запятыми, резковозросла скорость работы компьютера со средствами мультимедиа: графикой звукоми т.д.

Алгоритм.

При сложении мантисс необходимо чтобы веса единиц одноимённых разрядов мантиссычисел были одинаковыми. Для этого мантиссы сдвигаются относительно друг друга, так чтобы их порядкистали равными. Чтобы при выравнивании порядков не получить мантиссы больше 1, их сдвигают в сторону большего порядка.

В блок по двум шинам данных вводятсямантиссы и порядки чисел 1 и 2.

МА — Мантисса первого числа.

МВ — Мантисса второго числа.

РА — Порядок первого числа.

РВ — Порядок второго числа.

Затем из порядка первого числавычитается порядок второго числа: получаем H-Разность порядков. Далее в зависимости от знака полученногорезультата:

1. приH>0увеличиваем PA до PB, P=PA+H.

2. при H<0 увеличиваемPA до PB, P=PA+H.

3. при H=0коррекция не нужна.Рс — Порядок результата.

Затемпроизводится проверка на возможность переполнения, которое возможно, еслисмещение превысит 10 позиций, т.е. разрядность мантиссы. Для этого |H| сравниваетсяс 10, если |H|>10, то выдаётся сигнал переполнения. Если |H|<10 ,то переполнения нет.

Далее необходимо выполнить сдвиг мантиссысоответствующей меньшему порядку, влево на количество знаков равное H, т.е. Разностьпорядков.

Такимобразом, мы имеем выровненный порядок идве мантиссы одна из которых, сдвинута в соответствии с изменившемся порядком.Эти три величины подаются на выход.

Блок-схема алгоритма.

Ввод мантисс и порядков MA, MB, PA, PB

<img src="/cache/referats/2005/image001.gif" v:shapes="_x0000_s1053">.

PA-PB=H

Вывод МA,МB,H <img src="/cache/referats/2005/image002.gif" v:shapes="_x0000_s1054 _x0000_s1055 _x0000_s1062 _x0000_s1063 _x0000_s1065"> <img src="/cache/referats/2005/image003.gif" v:shapes="_x0000_s1061 _x0000_s1076">

МA на H

H>0

PB>PA

УвеличиваемPA до PB

P=PB+H

H<0

PA<PB

Увеличиваем PA доPB

P=PA+ H

МB на H

H=0

PA=PB

Порядки равны и выравнивание не требуется.

P=PA=PB

Переполнение если |h|>10

|H|>10

Блок-схемаалгоритма.

Начало

[Ра]прямой

[Ма]прямой

знак

[Ра]доп.

[Pв] прямой

[Ма]доп.

[Мв] прямой

знак

[Pв] доп.

[Мв] доп.

Pa-Pв=M

MÊ

знак

m-1=m

Pc=Pa

Pa=Pb=Pc

Pc=Pb

Ma=0

Mb=0

Сдвиг Ма

Сдвиг Мb

Вывод Ma, Mb, Pc.

M=0

Описание блок-схемы алгоритма.

1.С 16 разрядной двунаправленной шины данных одновременнопринимаются порядок и мантисса числа “А”.

2.Порядок и мантисса числа “А” преводятся в дополнительный код.

3.сшины данных одновременно принимаются порядок и мантисса числа “B”.

4.Порядоки мантисса числа “B”преводятся в дополнительный код.

5.Изпорядка числа “А” вычитаетсяпорядок числа “В”.

6.Разностьпорядков сравнивается с 10.

7.Еслиразность ³

10, то в зависимости от знака, выровненный порядокравен порядку числа “В” при отрицательной разности

и порядку числа числа “А” при положительной разности.

8.соответственномантисса числа “А” и мантисса числа “В” =0.

9.Еслиразность порядков <10, то она сравнивается с 0 и если она =0, топорядки чисел равны и сдвиг не требуется.

10.Если разность ¹

0, то она заносится в вычитающий счётчик.

11.Взависимости от знака сдвигается мантисса числа “А” при отрицательной разности и мантисса числа”В”.

12.Уменьшеннаяна счётчике разность сравнивается с 0 и если

она =0, цикл завершается, и в зависимости от знака порядокРс=Ра

при М>0и Рс=Рв при М<0. Если М¹

0 цикл повторяется.

Схемаструктурная.

Описание блок-схемы структурной.

1.

С шины данных в регистры RG1, RG3 принимаются:мантисса Ма и порядок Ра а прямомкоде.

2.Далее врегистры

RG2 и RG4 принимаются: мантисса Мв и порядок Рв

в прямом коде.

3.Ра и Рвпереводятся в дополнительный код и записываются в регистры

4.На сумматоре

SM1 из [Ра]доп. Вычитается [Pв]доп. И результат [М]доп. записывается в регистр RG6.

5

.[М]Доп. Из RG6 [М]доп. Подаётся на преобразователь кода CODE3

Схема структурная

<img src="/cache/referats/2005/image009.gif" v:shapes="_x0000_s1153">и переводится впрямой код.

6.Изрегистра

RG6 [М]пр заносится в компаратор KOMPAR1 и сравнивается с10.

7.Есликомпаратор выдаёт сигнал М

Ê10, то в зависимости от знака при м>0 Pc(RG7) -выровненный порядок приравнивается либо к Pa RG1 и Мв(RG4)=0, При M<0 Pc=Pb (RG7=RG2) и Ма=0(RG2=0).

8.Есликомпаратор (

KOMPAR1) выдаёт сигнал M<0, то на компараторе KOMPAR3 M сравнивается с 0, При М=0 Pc=Pa=Pb, (RG7=RG1), сдвиг не нужен.

ЕслиМ

¹0, то М заноситсяв вычитающий счётчик S-1 и при каждомцикле уменьшается на единицу, в зависимости от знака сдвигая вправо на 1 разрядМа при М<0 и Мв при М>0.

9.Затем

[М]пр из счётчика подается в компаратор KOMPAR1 и сравнивается с 0.

ЕслиМ

¹0, то циклповторяется, если М=0, то RG2 и RG7; и

Описаниеуправляющих сигналов.

Ус1- по этомусигналу с шины данных в регистры 1 и 3 одновременно принимаются порядок и мантиссачисла

“А”.

Ус2- по этому сигналус шины данных одновременно в регистры 2 и 3 принимаются порядок и мантиссачисла

“В”.

Ус3- по этомусигналу порядки чисел А и В в обратном коле одновременно записываются из преобразователейкода в регистры 1 и 2 соответственно.

Ус4- по этомусигналу из сумматора

Записывается врегистр