Реферат: Сверхбольшие интегральные схемы

Содержание

 

1. ВВЕДЕНИЕ ……………………………..…………………………………….2

2.n-МОП СБИС ТЕХНОЛОГИЯ…………………………………………… .4

           2.1Основытехнологии производства n-МОПСБИС……………………4

           2.2Этапы технологическогопроцесса….………………………………. 5

3.СБИС ПРОГРАММИРУЕМОЙ ЛОГИКИ (ПЛ.)……………………… .7

4. МИКРОПРОЦЕССОРЫ……………………………………………………12

5.МАТРИЧНЫЕ МИКРОПРОЦЕССОРЫ ………...……………………..17

5.1 Матричные микропроцессоры………………………..……………...17

5.2 Транзисторные матрицы………………………………..…………….17

5.3Матричные процессоры…………………………………..…………..20

5.4 Автоматизация проектирования

цифровыхСБИС на базе матриц Вайнбергера и транзисторных

матриц………………………………………………………………….…..21

6.АВТОМАТИЗИРОВАННОЕ ПРОЕКТИРОВАНИЕ СБИС  ………….26

6.1Основные типы БМК………………………..…………………….….28

6.2Реализация логических элементов на БМК…..………………….….30

6.3Системы автоматизированного проектирования матричных бис, постановка задачипроектирования……………………………………...31

6.4 Основные этапы проектирования…………………..………………..33

7. ЗАКЛЮЧЕНИЕ…………………………………………………………… ...35

8.СПИСОК ИСПЛЬЗУЕМОЙ ЛИТЕРАТУРЫ……………………………37              

1. ВВЕДЕНИЕ

С момента появления первых полупроводниковых микросхем(начало 60-х годов) микроэлектроника прошла путь от простейших логическихэлементов до сложных цифровых устройств, изготавливаемых на одномполупроводниковом монокристалле площадью около 1 см2. Дляобозначения микросхем со степенью интеграции выше 104 элементов накристалле в конце 70-х годов появился термин «сверхбольшие интегральныесхемы» (СБИС). Уже через несколько лет развитие этих микросхем сталогенеральным направлением в микроэлектронике.

В начале своего развития электронная промышленностьпредставляла собой отрасль техники, целиком основанную на операциях сборки, ипозволяла реализовать весьма сложные функции путем объединения множестваэлементов в одном изделии. При этом значительная часть прироста стоимостиизделий была связана с процессом сборки. Основными этапами этого процессаявлялись этапы проектирования, выполнения и проверки соединений междуэлектронными компонентами. Функции и размеры устройств, которые могли бытьреализованы на практике, ограничивались количеством используемые компонентов,их физическими размерами и надежностью.

Исторически сложилось так, что первоначально вниманиек ИС привлекли такие их особенности, как малые размеры и масса, а затемразвитие техники ИС, позволяющей скомпоновать на поверхности кристаллазначительное количество элементов, включая меж соединения, постепенно привело квозможности создания СБИС. Т.о. стало возможным не только «повышение экономичности»электронных схем, но и улучшение их характеристик с одновременным повышениемнадежности. Развитие техники и технологии СБИС обусловило весьма существенныевменения в специфике электронной промышленности, заключающееся всовершенствовании процесса изготовления ИС и методов их проектирования.Типичным фактором первой группы является совершенствование микро технологии.Уменьшение размеров полупроводниковых приборов позволяет одновременно добитьсякак улучшения характеристик ИС, формально определяемых закономпропорциональности размеров, так и улучшения их экономических (материальных иэнергетических) показателей, связанных с уменьшением площади кристалла.

Исторически первым полупроводниковым материалом,использованным на ранних стадиях разработки полупроводниковых приборов, былгерманий. Совершенствование германиевой технологии сделало возможным созданиеряда приборов, включая германиевые точечные и сплавные транзисторы. Однаковскоре германий был заменен кремнием, обладающим таким важным свойством, каквозможность получения в окислительной среде тонкого, прочного ивлагонепроницаемого диэлектрического слоя аморфной двуокиси кремния (SiO2).

В 60-х годах наибольшее распространение получили ИС наоснове биполярных транзисторов. Начиная с 1975 г. на рынке превалируют цифровыеИС на основе МОП-структур. Преимущества ИС на основе МОП-структур:

Миниатюризация.

Низкоепотребление мощности.

Высокийпроцент выхода.

Высокоебыстродействие.

Высокийуровень технологичности.

В технологии СБИС степень интеграции превышает 215элементов на кристалл. Уровень миниатюризации, который был использован припроизводстве процессора Intel Pentium в 1993 году, составлял 0,8 мкм, сейчасиспользуются транзисторы с длиной канала 0,18 мкм, а в перспективе — разработкаустройств с длиной канала в 0,13 мкм, что в плотную приближается к пределуфизических ограничений на работу такого рода транзисторов.

Технология создания и получения сверхбольшихинтегральных схем с минимальными размерами в глубокой субмикронной области(0,25- 0,5 мкм к 2000 году) и наноэлектроника (полупроводниковые приборы сразмерами рабочих областей до 100 нм к 2010 году) включают следующие основныхнаправления:

технологиюсверхбольших кремниевых схем с минимальными размерами в           глубокойсубмикронной области;

технологиюсверхскоростных гетеропереходных приборов и интегральных схем на основеарсенида галлия, германия на кремнии и других соединений;

технологиюполучения наноразмерных приборов, включая нанолитографию.

При реализации этих направлений предусматриваетсясоздание сверхчистых монокристаллических полупроводниковых материалов итехнологических реагентов, включая газы и жидкости; обеспечение сверх чистыхпроизводственных условий (по классу 0,1 и выше) в зонах обработки и транспортапластин; разработка технологических операций и создание комплекса оборудованияна новых физических принципах, в том числе кластерного типа, савтоматизированным контролем процессов, обеспечивающим заданную прецизионностьобработки и низкий уровень загрязнения, а также высокую производительностьпроцессов и воспроизводимость результатов, качество и надежность электронныхэлементов.

Технологиясверхбольших интегральных схем обеспечивает разработку и промышленное освоениевыпуска широкой номенклатуры интегральных схем, составляющих элементную базувысокопроизводительных ЭВМ, специализированной и бытовой радиоэлектроннойаппаратуры, средств связи и телекоммуникаций, в том числе космическогобазирования. При данной технологии возможные минимальные рабочие размерысоставляют 0,1-0,5 мкм и менее (до 70 нм к 2010 году), достигаются высокаяпроизводительность за счет использования пластин большого диаметра (200 и болеемм) и полной автоматизации процессов, значительный процент выхода годныхэлектронных приборов и высокая окупаемость вкладываемых в производство средств.

Кремниеваятехнология является основой создания элементной базы радиоэлектроники,вычислительной техники и средств автоматизации и связи широкого применения.Технология гетеропереходных интегральных схем благодаря высокому быстродействиюэтих приборов ориентирована на специализированные сверхскоростные применения,включая космическую технику, элементную базу суперкомпьютеров, технику связи ителекоммуникаций, а также специальную аппаратуру оборонного назначения.

Нанотехнологиястанет промышленной приблизительно начиная с 2010 года, что откроет перспективусоздания принципиально нового поколения приборов и интегральных схем на новыхфизических эффектах и приведет в дальнейшем к коренным преобразованиям вомногих областях деятельности, в первую очередь — в науке, образовании,управлении производством, в том числе при создании микро роботов, персональныхсредств связи, глобальных телекоммуникаций, вычислительных устройств нанейросетевых принципах.

2.n-МОП СБИСТЕХНОЛОГИЯ

2.1 Основытехнологии производства n-МОП СБИС

Транзисторна основе структуры металл — диэлектрик — полупроводник (МОП) является одним изнаиболее широко используемых элементов СБИС. Первый транзистор, работающий на эффектеполя, был продемонстрирован в 1960 году. Сначала полевые транзисторы с двуокисьюкремния в качестве подзатворного диэлектрика формировались на подложке n- типа проводимости.Затем из-за большей подвижности электронов, чем у дырок при формировании сверхбольшихбыстродействующих интегральных схем стали использовать n- канальные транзисторы,формируемые на p- подложке.

Рассмотримосновные технологические этапы производства n-МОП СБИС на примере создания логическоговентиля И-НЕ с двумя входами.

Принципиальная схема вентиля (инвертора) приведена на рисунке.

/>

Схема состоит из последовательносоединенных двух транзисторов, работающих в режиме обогащения (нормально закрытых)и одного транзистора, работающего в режиме обеднения (нормально открытый). Все транзисторырасполагаются между шиной источника питания Vdd и заземляющей шиной Vss. Затворы первыхдвух транзисторов служат входами схемы, а затвор третьего транзистора, соединенныйс истоком второго, является выходом инвертора.

Нормально открытый транзисторслужит источником тока для двух остальных. Выходное напряжение имеет низкое значение(логический нуль) только в том случае, когда оба первых транзистора открыты, т.е.на их затворы подан высокий потенциал — логическая единица.

Подложка. В качестве подложки выбирают кремний p- типапроводимости легированный бором КДБ (100) с концентрацией примеси 1015 — 1016см-3. Выбор такой концентрации обусловлен несколькимипричинами. С одной стороны уменьшение содержания примеси приводит к снижению чувствительностипорогового напряжения к напряжению смещения на подложке и уменьшению емкостиp-n переходов, приводя к увеличению быстродействия транзистора. С другой сторонывозрастает концентрация неосновных носителей, вызывающих рост тока утечки черезобратно смещенный p-n переход, что может привести к соприкосновению областей пространственногозаряда стока и истока транзистора (прокол). Одним из вариантов решения этого противоречияявляется выращивание слаболегированных эпитаксиальных кремниевых слоев на сильнолегированнойподложке, имеющей малую концентрацию неосновных носителей.

Ориентация кремниевой подложки (100) имеет преимуществопо сравнению с (111), заключающееся с более высокой подвижности электронов, обусловленнойнизкой плотностью поверхностных состояний на границе кремний-диэлектрик.

2.2 Этапы технологического процесса.

1 этап.

/>

Ионнаяимплантация бора для создания изоляции между транзисторами с помощью p-n переходов.

Наповерхность кремниевой подложки наносятся промежуточный слой термической двуокисикремния и  слой нитрида кремния, играющий роль маски при последующем локальномокислении кремния. Далее с помощью процесса литографии на поверхности вытравливаютсяокна, в которые осуществляется ионная имплантация бора. Иногда имплантацию осуществляютчерез слой окисла для уменьшения концентрации примеси в подложке и глубины ее проникновения.

2этап.

/>

На этом этапе проводятся следующие технологические операции:

— локальноеокисление кремния (ЛОКОС процесс);

— формированиеподзатворного окисла (после удаления промежуточных  

  слоевдвуокиси и нитрида кремния);          

— имплантация бора для регулировки порогового напряжениянормально

       закрытых транзисторов;       -

— формированиеокна под скрытый контакт.

3 этап.

/>

Наданном этапе проводится ионная имплантация мышьяка для формирования канала нормальнооткрытого транзистора. Использование мышьяка вместо фосфора обусловлено меньшейего глубиной в полупроводниковую подложку.

4 этап.

/>

Проводитсянанесение поликристаллического кремния с его последующим легированием мышьяком.Поликремний выполняет роль будущих затворов, предотвращает p- каналы от дальнейшейперекомпенсации акцепторной примеси мышьяком и служит материалом для последующегосоединения стока и затвора нормально открытого транзистора. На этом этапе достигаетсясамосовмещение стоков, истоков и затворов.

5 этап.

/>

Заключительный этап формирования схемы. На нем осуществляются:
— литография под металлизацию к стокам и истокам транзисторов
— нанесение фосфор силикатного стекла (ФСС). ФСС предотвращает    диффузию ионовнатрия, сглаживает рельеф поверхности, производит дополнительную активацию примеси.
— формируется пассивирующий диэлектрический слой (окисел или плазмохимический нитридкремния)

3. СБИС программируемой логики (ПЛ.)

 

Отечественным производителям электронной техникитрудно конкурировать с зарубежными фирмами в области массового производстватоваров широкого потребления. Однако в области разработки и создания сложнойнаукоемкой продукции в России сохранились условия, кадры, научный потенциал.Большое число предприятий и учреждений способно разрабатывать уникальныеэлектронные устройства. Высокотехнологичным «сырьем» для такихразработок в области цифровой электроники служат легко доступные наотечественном рынке электронные компоненты: микропроцессоры, контроллеры, СБИСпамяти и др. — все, что позволяет решать задачи специальной обработки сигналови вычислений программным путем (со свойственными программной реализациидостоинствами и недостатками). Микропроцессорная техника давно и прочноукоренилась в отечественных разработках. Однако в последние годы появиласьновая элементная база — СБИС программируемой логики (programmable logicdevice — PLD), которая, удачно дополняя и заменяя микропроцессорные средства, вближайшие годы станет «настольным материалом» для разработчиков. СБИСПЛ оказываются вне конкуренции в областях, где требуется созданиевысокопроизводительных специализированных устройств, ориентированных нааппаратную реализацию. Аппаратное решение задач обеспечивает распараллеливаниепроцесса обработки и увеличивает производительность в десятки раз по сравнениюс программным решением, а использование СБИС ПЛ, в отличие отспециализированных СБИС, обеспечивает такую же гибкость реализации, как у любыхпрограммных решений. В последние годы динамика развития и производства СБИС ПЛ.уступает только микросхемам памяти и превышает 50% в год.

СБИС ПЛ представляют собой полузаказную СБИС ивключают реализованные на кристалле универсальные настраиваемые пользователемфункциональные преобразователи и программируемые связи между этимипреобразователями. По сравнению с базовыми матричными кристаллами (БМК)использование СБИС ПЛ обеспечивает существенно более короткий цикл разработки,экономический выигрыш при мелкосерийном (до нескольких тысяч изделий)производстве и возможность внесения изменений в проект на любом этаперазработки. Заказную СБИС или БМК разработают для Вашего уникального проекта занесколько месяцев. Но только на СБИС ПЛ Вы запрограммируете его сами закратчайшее время и с минимальными затратами. Разработчик специализированногоцифрового устройства, используя средства САПР СБИС ПЛ, в привычной ему форме(схемы, текстовое описание) задает требуемое устройство и получает программирующийСБИС ПЛ файл, который используется при программировании на программаторе илинепосредственно на плате. Программирование заключается в задании нужных свойствфункциональным преобразователям и установлении необходимых связей между ними.Программируемые элементы — электронные ключи. Такой циклпроектирования/изготовления занимает незначительное время, изменения могутвноситься на любой стадии разработки за считанные минуты, а внедрение новыхсредств проектирования на начальном этапе практически не требует материальныхзатрат.

Производители, архитектура и возможности существующихв настоящее время типов СБИС ПЛ разнообразны. Систематизация микросхем гибкойлогики производится обычно по следующим классификационным признакам:

степеньинтеграции (логическая емкость);

архитектурафункционального преобразователя;

организациявнутренней структуры СБИС и структуры матрицы соединений функциональныхпреобразователей;

типиспользуемого программируемого элемента;

наличиевнутренней оперативной памяти.

Степень интеграции (логическая емкость) — наиболееважная характеристика СБИС ПЛ, по которой осуществляется выбор. ПроизводителиСБИС ПЛ стоят на передовых рубежах электронной технологии (текущая рабочаяпроектная норма составляет 0,25 мкм), и число транзисторов в СБИС ПЛ большойемкости составляет десятки миллионов. Но ввиду избыточности структур,включающих большое число коммутирующих транзисторов, логическую емкостьизмеряют в эквивалентных логических вентилях типа 2И-НЕ (2ИЛИ-НЕ), которыепонадобилось бы для реализации устройств той же сложности, что и насоответствующих СБИС.

 Основные производители СБИС ПЛ — фирмы Altera(34% мирового объема продаж), Xilinx (33%), Actel (9%). Максимальная логическаяемкость достигнута в настоящее время в СБИС ПЛ, выпускаемых фирмой Altera(семейства FLEX10K), и составляет 250000 логических вентилей, а к концу 1998 г.достигнет 1 миллиона (количественные данные приведены по состоянию на 01.06.98г.).

Функциональные преобразователи СБИС ПЛ включают в себянастраиваемые средства реализации логических функций и триггер (т.е. являютсяпростым конечным автоматом). Наиболее часто логические функции реализуются ввиде суммы логических произведений (sum of product) либо на шестнадцатибитныхПЗУ (таблицы перекодировки). СБИС ПЛ с функциональными преобразователями набазе сумм термов, позволяют проще реализовывать сложные логические функции, ана базе таблиц перекодировки создавать насыщенные триггерами устройства.

Организация внутренней структуры СБИС и структурыматрицы соединений функциональных преобразователей — основной отличительныйпризнак различных СБИС ПЛ. На рис.3 показано разделение наиболее популярныхСБИС ПЛ по этим признакам. />

Большинство фирм выпускает сложные СБИС ПЛ, располагаяфункциональные преобразователи в горизонтальных рядах и вертикальных столбцах ввиде квадратной матрицы на площади кристалла, тогда как связи междупреобразователями выполняются в виде проводников, разделенных на отдельные участки(сегменты) электронными ключами. Такая одноуровневая структура получиланазвание FPGA (Field Programmable Gate Array). Иерархическая (многоуровневая)организация СБИС ПЛ позволяет улучшить их технические характеристики. Примногоуровневой организации функциональные преобразователи группируются в блоки(например, в СБИС семейств FLEX10K фирмы Altera в логический блок входит 8функциональных преобразователей), имеющие свою собственную локальную шинумежсоединений. Блоки обмениваются сигналами друг с другом через шинымежсоединений верхнего уровня. Структура такого типа показана на рис.4.Проводники межсоединений изготавливаются непрерывными (т.е. без разделения насегменты электронными ключами), что обеспечивает малые задержки распространениясигналов и позволяет существенно сократить количество электронных ключей. Крометого, непрерывные линии межсоединений обеспечивают возможность взаимной заменылогических блоков без изменения временной модели устройства, что существенноускоряет процедуру размещения проекта на кристалле и упрощает временноемоделирование.

/>

Тип используемого программируемого элемента — электронного ключа, определяет возможности СБИС ПЛ. по программированию,перепрограммированию и хранению конфигурации при отключении питания. Наиболееперспективны программируемые элементы, выполненные по EEPROM и FLASH технологии(полевые транзисторы с плавающим затвором), обеспечивающие энергонезависимоехранение конфигурации и многократное перепрограммирование (в том числе ираспаянной микросхемы непосредственно на плате), и элементы, выполненные поSRAM технологии, т.е. представляющие собой электронный ключ и триггероперативной памяти, в который при включении питания должна быть записанаконфигурирующая информация. SRAM — технология обеспечивает меньшееэнергопотребление и позволяет реконфигурировать СБИС ПЛ за десятки миллисекунд,обеспечивая исходную загрузку конфигурирующей памяти и, при необходимости,реконфигурирование <налету> для адаптации структуры реализуемогоустройства. Особое место занимает ряд семейств СБИС ПЛ, выпускаемых фирмойActel и имеющих программируемые элементы — antifuse, представляющие собой pn — переходы, пробиваемые при программировании. Эти СБИС ПЛ имеют высокую стойкостьк хранению конфигурации при спецвоздействиях, но не получили широкогораспространения в силу их высокой стоимости и однократности программирования.

Наличие внутренней оперативной памяти даетпользователю СБИС ПЛ. дополнительные возможности при разработке цифровыхсистем. СБИС ПЛ. с внутренней памятью выпускаются фирмами Altera (семействаFLEX10K), Atmel (семейство AT40K), Xilinx (семейства XC4000). Организациявнутренней памяти в СБИС ПЛ различных производителей различна. В семействе FLEX10Kфирмы Altera — это крупные выделенные модули памяти объемом 2 Кбит, в СБИСдругих производителей — распределенные по кристаллу небольшие блоки. Например,в СБИС фирмы Xilinx — теневые ОЗУ таблиц перекодировки объемом 32 бита, в СБИСПЛ фирмы Atmel — расположенные в узлах матрицы межсоединений блоки памятиобъемом 32х4 бита.

Возможности СБИС ПЛ чрезвычайно широки и удовлетворяютразличным требованиям разработчиков цифровых устройств. На рис.8 показанысемейства СБИС ПЛ, выпускаемых фирмой Altera — лидером в производстве СБИС ПЛ.Семейства FLEX (SRAM технология конфигурирующих элементов) выпускаются вкорпусах с числом выводов до 600, требуют загрузки конфигурации каждый раз привключении питания или при необходимости внесения изменений в функционирование СБИС,но обладают существенно большей логической емкостью по сравнению сэнергонезависимыми семействами MAX и меньшим энергопотреблением нафункциональный преобразователь. Семейства MAX могут обеспечить задержку сигналадо 5 нс., в то время как у семейств FLEX эта задержка не менее 8 нс. Наиболееперспективными семействами СБИС ПЛ фирмы Altera являются FLEX10K, FLEX6000,МАХ7000S,A.

4. МИКРОПРОЦЕССОРЫ

 

По числу больших интегральных схем (БИС) вмикропроцессорном комплекте различают микропроцессоры однокристальные,многокристальные и многокристальные секционные.

Процессоры даже самых простых ЭВМ имеют сложнуюфункциональную структуру, содержат большое количество электронных элементов имножество разветвленных связей. Изменять структуру процессора необходимо так,чтобы полная принципиальная схема или ее части имели количество элементов исвязей, совместимое с возможностями БИС. При этом микропроцессоры приобретаютвнутреннюю магистральную архитектуру, т. е. в них к единой внутреннейинформационной магистрали подключаются все функциональные основные блоки(арифметико-логический, рабочих регистров, стека, прерываний, интерфейса,управления и синхронизации и др.).

Для обоснования классификации микропроцессоров почислу БИС надо распределить все аппаратные блоки процессора между основнымитремя функциональными частями: операционной, управляющей и интерфейсной.Сложность операционной и управляющей частей процессора определяется ихразрядностью, системой команд и требованиями к системе прерываний; сложностьинтерфейсной части разрядностью и возможностями подключения других устройствЭВМ (памяти, внешних устройств, датчиков и исполнительных механизмов и др.).Интерфейс процессора содержит несколько десятков информационных шин данных(ШД), адресов (ША) и управления (ШУ).

Однокристальные микропроцессоры получаются приреализации всех аппаратных средств процессора в виде одной БИС или СБИС(сверхбольшой интегральной схемы). По мере увеличения степени интеграцииэлементов в кристалле и числа выводов корпуса параметры однокристальныхмикропроцессоров улучшаются. Однако возможности однокристальныхмикропроцессоров ограничены аппаратными ресурсами кристалла и корпуса. Дляполучения многокристального микропроцессора необходимо провести разбиение егологической структуры на функционально законченные части и реализовать их в видеБИС (СБИС). Функциональная законченность БИС многокристального микропроцессораозначает, что его части выполняют заранее определенные функции и могут работатьавтономно.

На рис. 1.а показано функциональное разбиениеструктуры процессора при создании трехкристального микропроцессора (пунктирныелинии), содержащего БИС операционного (ОП), БИС управляющего (УП) и БИСинтерфейсного (ИП) процессоров.

/>

Рис. 1.Функциональная структура процессора (а) и ее разбиение для реализациипроцессора в виде комплекта секционных БИС.

Операционный процессор служит для обработки данных,управляющий процессор выполняет функции выборки, декодирования и вычисленияадресов операндов и также генерирует последовательности микрокоманд.Автономность работы и большое быстродействие БИС УП позволяет выбирать командыиз памяти с большей скоростью, чем скорость их исполнения БИС ОП. При этом в УПобразуется очередь еще не исполненных команд, а также заранее подготавливаютсяте данные, которые потребуются ОП в следующих циклах работы. Такая опережающаявыборка команд экономит время ОП на ожидание операндов, необходимых длявыполнения команд программ. Интерфейсный процессор позволяет подключить памятьи периферийные средства к микропроцессору; он, по существу, является сложнымконтроллером для устройств ввода/вывода информации. БИС ИП выполняет такжефункции канала прямого доступа к памяти.

Выбираемые из памяти команды распознаются ивыполняются каждой частью микропроцессора автономно и поэтому может бытьобеспечен режим одновременной работы всех БИС МП, т.е. конвейерный поточныйрежим исполнения последовательности команд программы (выполнение последовательностис небольшим временным сдвигом). Такой режим работы значительно повышаетпроизводительность микропроцессора.

Многокристальныесекционные микропроцессоры получаются в том случае, когда в виде БИСреализуются части (секции) логической структуры процессора при функциональномразбиении ее вертикальными плоскостями (рис. 1, б). Для построениямногоразрядных микропроцессоров при параллельном включении секций БИС в нихдобавляются средства «стыковки».

Для создания высокопроизводительных многоразрядныхмикропроцессоров требуется столь много аппаратных средств, не реализуемых вдоступных БИС, что может возникнуть необходимость еще и в функциональномразбиении структуры микропроцессора горизонтальными плоскостями. В результатерассмотренного функционального разделения структуры микропроцессора нафункционально и конструктивно законченные части создаются условия реализациикаждой из них в виде БИС. Все они образуют комплект секционных БИС МП.

Таким образом, микропроцессорная секция это БИС,предназначенная для обработки нескольких разрядов данных или выполненияопределенных управляющих операций. Секционность БИС МП определяет возможность«наращивания» разрядности обрабатываемых данных или усложненияустройств управления микропроцессора при «параллельном» включениибольшего числа БИС.

Однокристальные и трехкристальные БИС МП, как правило,изготовляют на основе микроэлектронных технологий униполярных полупроводниковыхприборов, а многокристальные секционные БИС МП на основе технологии биполярныхполупроводниковых приборов. Использование многокристальных микропроцессорныхвысокоскоростных биполярных БИС, имеющих функциональную законченность при малойфизической разрядности обрабатываемых данных и монтируемых в корпус с большимчислом выводов, позволяет организовать разветвление связи в процессоре, а такжеосуществить конвейерные принципы обработки информации для повышения егопроизводительности.

По назначению различают универсальные испециализированные микропроцессоры.

Универсальные микропроцессоры могут быть применены длярешения широкого круга разнообразных задач. При этом их эффективнаяпроизводительность слабо зависит от проблемной специфики решаемых задач.Специализация МП, т.е. его проблемная ориентация на ускоренное выполнениеопределенных функций позволяет резко увеличить эффективную производительностьпри решении только определенных задач.

Средиспециализированных микропроцессоров можно выделить различные микроконтроллеры,ориентированные на выполнение сложных последовательностей логических операций,математические МП, предназначенные для повышения производительности привыполнении арифметических операций за счет, например, матричных методов ихвыполнения, МП для обработки данных в различных областях применений и т. д. Спомощью специализированных МП можно эффективно решать новые сложные задачипараллельной обработки данных. Например, конволюция позволяет осуществить болеесложную математическую обработку сигналов, чем широко используемые методыкорреляции. Последние в основном сводятся к сравнению всего двух серий данных:входных, передаваемых формой сигнала, и фиксированных опорных и к определениюих подобия. Конволюция дает возможность в реальном масштабе времени находитьсоответствие для сигналов изменяющейся формы путем сравнения их с различнымиэталонными сигналами, что, например, может позволить эффективно выделитьполезный сигнал на фоне шума.

Разработанные однокристальные конвольверы используютсяв устройствах опознавания образов в тех случаях, когда возможности сбора данныхпревосходят способности системы обрабатывать эти данные.

По виду обрабатываемых входных сигналов различаютцифровые и аналоговые микропроцессоры. Сами микропроцессоры цифровыеустройства, однако могут иметь встроенные аналого-цифровые и цифро-аналоговыепреобразователи. Поэтому входные аналоговые сигналы передаются в МП черезпреобразователь в цифровой форме, обрабатываются и после обратногопреобразования в аналоговую форму поступают на выход. С архитектурной точкизрения такие микропроцессоры представляют собой аналоговые функциональныепреобразователи сигналов и называются аналоговыми микропроцессорами. Онивыполняют функции любой аналоговой схемы (например, производят генерациюколебаний, модуляцию, смещение, фильтрацию, кодирование и декодированиесигналов в реальном масштабе времени и т.д., заменяя сложные схемы, состоящиеиз операционных усилителей, катушек индуктивности, конденсаторов и т.д.). Приэтом применение аналогового микропроцессора значительно повышает точностьобработки аналоговых сигналов и их воспроизводимость, а также расширяетфункциональные возможности за счет программной «настройки» цифровойчасти микропроцессора на различные алгоритмы обработки сигналов.

Обычно в составе однокристальных аналоговых МП имеетсянесколько каналов аналого-цифрового и цифро-аналогового преобразования. Ваналоговом микропроцессоре разрядность обрабатываемых данных достигает 24 бит иболее, большое значение уделяется увеличению скорости выполнения арифметическихопераций.

Отличительная черта аналоговых микропроцессоровспособность к переработке большого объема числовых данных, т. е. к выполнениюопераций сложения и умножения с большой скоростью при необходимости даже засчет отказа от операций прерываний и переходов. Аналоговый сигнал,преобразованный в цифровую форму, обрабатывается в реальном масштабе времени ипередается на выход обычно в аналоговой форме через цифро-аналоговыйпреобразователь. При этом согласно теореме Котельникова частота квантованияаналогового сигнала должна вдвое превышать верхнюю частоту сигнала.

Сравнениецифровых микропроцессоров производится сопоставлением времени выполнения имисписков операций. Сравнение же аналоговых микропроцессоров производится поколичеству эквивалентных звеньев аналого-цифровых фильтров рекурсивных фильтроввторого порядка. Производительность аналогового микропроцессора определяетсяего способностью быстро выполнять операции умножения: чем быстрееосуществляется умножение, тем больше эквивалентное количество звеньев фильтра ваналоговом преобразователе и тем более сложный алгоритм преобразования цифровыхсигналов можно задавать в микропроцессоре.

Одним из направлений дальнейшего совершенствованияаналоговых микропроцессоров является повышение их универсальности и гибкости.Поэтому вместе с повышением скорости обработки большого объема цифровых данныхбудут развиваться средства обеспечения развитых вычислительных процессовобработки цифровой информации за счет реализации аппаратных блоков прерыванияпрограмм и программных переходов.

По характеру временной организации работы микропроцессорыделят на синхронные и асинхронные.

Синхронные микропроцессоры — микропроцессоры, вкоторых начало и конец выполнения операций задаются устройством управления(время выполнения операций в этом случае не зависит от вида выполняемых команди величин операндов).

Асинхронные микропроцессоры позволяют началовыполнения каждой следующей операции определить по сигналу фактическогоокончания выполнения предыдущей операции. Для более эффективного использованиякаждого устройства микропроцессорной системы в состав асинхронно работающихустройств вводят электронные цепи, обеспечивающие автономное функционированиеустройств. Закончив работу над какой-либо операцией, устройство вырабатываетсигнал запроса, означающий его готовность к выполнению следующей операции. Приэтом роль естественного распределителя работ принимает на себя память, котораяв соответствии с заранее установленным приоритетом выполняет запросы остальныхустройств по обеспечению их командной информацией и данными.

По организации структуры микропроцессорных системразличают микроЭВМ одно — и многомагистральные.

В одномагистральных микроЭВМ все устройства имеютодинаковый интерфейс и подключены к единой информационной магистрали, покоторой передаются коды данных, адресов и управляющих сигналов.

В многомагистральных микроЭВМ устройства группамиподключаются к своей информационной магистрали. Это позволяет осуществитьодновременную передачу информационных сигналов по нескольким (или всем)магистралям. Такая организация систем усложняет их конструкцию, однакоувеличивает производительность.

По количеству выполняемых программ различают одно- имногопрограммные микропроцессоры.

В однопрограммных микропроцессорах выполняется толькоодна программа. Переход к выполнению другой программы происходит после завершениятекущей программы.

В много- илимультипрограммных микропроцессорах одновременно выполняется несколько (обычнонесколько десятков) программ. Организация мультипрограммной работымикропроцессорных управляющих систем позволяет осуществить контроль засостоянием и управлением большим числом источников или приемников информации.

5. МАТРИЧНЫЕ МИКРОПРОЦЕССОРЫ И АВТОМАТИЗАЦИЯПРОЕКТИРОВАНИЯ ЦИФРОВЫХ СБИС НА БАЗЕ МАТРИЦ ВАЙНБЕРГЕРА И ТРАНЗИСТОРНЫХ МАТРИЦ

5.1 Матричныемикропроцессоры

     Матричные микропроцессоры можно рассмотреть с двух сторон: на уровнетранзисторных матриц и матриц процессоров.

     Использование матриц при проектировании процессоров может быть двухсторонним:матрицы транзисторов для проектирования микропроцессоров и матрицы микропроцессоровдля проектировании процессорных систем.

     Использование матриц при построении процессорных систем не ограничиваетсясоединением процессоров по конвейерному принципу. Подобную архитектуру можноиспользовать также и при проектировании ИС с использованием транзисторныхматриц, выполненных по МОП-технологии. Рассмотрим оба варианта примененияматриц.

5.2 Транзисторныематрицы

      Сокращение сроков проектирования микропроцессоров и повышение надежностипроектов требуют применения соответствующих систем автоматизациипроектирования. Одним из самых перспективных направлений в настоящее времясчитается подход к сквозной автоматизации проектирования, называемой кремниевойкомпиляцией, позволяющий исходное задание на проектирование — функциональноеописание, представленное на языке высокого уровня, преобразовать втопологические чертежи. Кремниевые компиляторы используют в качестве базовыхрегулярные матричные структуры, хорошо приспособленные к технологии СБИС.Большое распространение получили программируемые логические матрицы (ПЛМ) и ихразличные модификации. Они ориентированы на матричную реализацию двухуровневых(И, ИЛИ) логических структур, а также для оптимизации их параметров (площади,быстродействия) известны различные методы. Реализация многоуровневых логическихструктур СБИС часто опирается на матричную топологию: в этом случае компиляторыгенерируют топологию по ее матричному описанию.

     Транзисторные матрицы

     Особым стилем реализации топологии в заказных КМОП СБИС являются транзисторныематрицы. В лэйауте (англ. layout — детальное геометрическое описание всех слоевкристалла) транзисторных матриц все p-транзисторы располагаются вверхней половине матрицы, а все n-транзисторы — в нижней. Транзисторные матрицы имеютрегулярную структуру, которую составляют взаимопересекающиеся  столбцы истроки. В столбцах матрицы равномерно расположены полосы поликремния,образующие взаимосвязанные затворы транзисторов. По другим полюсам транзисторысоединяются друг с другом сегментами металлических линий, которые размещаются встроках матрицы. Иногда, для того чтобы соединить сток и исток транзисторов,находящихся в различных строках, вводят короткие вертикальные диффузионныесвязи. В дальнейшем ТМ будет представляться абстрактным лэйаутом.

  Абстрактный лэйаут — схематический рисунок будущего кристалла, гдепрямоугольники обозначают транзисторы, вертикальные линии — поликремниевыестолбцы, горизонтальные — линии металла, штриховые — диффузионные связи, точки- места контактов, стрелки — места подключения транзисторов к линиям Gnd иVdd. При переходе к послойной топологии стрелки должныбыть заменены полосками в диффузионном слое, по которому осуществляютсясоединения между строками ТМ.

     На рис. 1.а представлена транзисторная схема, а на рис. 1.б — транзисторнаяматрица, реализующая данную схему.

/>

Рис 1. Символическое представление топологиитранзисторных матриц.

     Одной из завершающих стадий получения топологии транзисторных матриц являетсяпереход от символического лэйаута к топологическому описанию схемы на уровнеслоев. Символические лэйауты конструируются путем размещения символов нерешетке, которая служит для создания топологии заданной схемы. Каждый символпредставляет геометрию, которая может включать любое число масочных уровней. Схемотехникатранзисторных матриц позволяет использовать небольшое число различных символов,требуемых для описания лэйаута:

N — n-канальный транзистор;

P — p-канальный транзистор;

+ — надпересечение — металлнад диффузией; металл над поликремнием; пересекающиеся вертикальный игоризонтальный металлы;

/> - контакт (к поликремнию либодиффузии);

! — p-диффузия;

/> — n-диффузия, либополикремний;

: — металл в вертикальномнаправлении;

/> - металл в горизонтальномнаправлении.

    Каждый символ транзистора соответствует транзистору минимального размера.Однако ширина канала может увеличиваться многократным повторением символа.Только один символ «+» требуется для того, чтобы обозначить пересечение всехтрех уровней взаимосвязей: а именно, металл над диффузией, металл надполикремнием и пересекающийся вертикальный и горизонтальный металлы. Символконтакта «/>» используется для того, чтобы определить контактметалла к поликремнию или диффузии. Символ «/>»используется для представления либо поликремневых, либо n-диффузионныхпроводников. Символ для диффузии p-типа «!» требуется для различия ее от диффузии n-типа,которая может существовать в том же столбце. Символы для металла «:» либо «-»обозначают вертикальные или горизонтальные линии металла соответственно.

 Еслилогическая схема построена на базе элементов, для которых нет транзисторныхописаний в библиотеках, то возникает сложная задача получения требуемыхпредставлений схемы, особенно, когда имеются дополнительные требования кпараметрам — площади, быстродействию и т.д. Задача перехода от логическогоописания комбинационной логики в одном базисе к описанию в другом базисе внастоящее время решается по нескольким направлениям.

Глобальная оптимизация. Сначала осуществляется переходк системе нормальных дизъюнктивных форм (ДНФ), которая обычно минимизируется, азатем представляется в виде многоуровневой логической сети, реализуемой втребуемом базисе. Основная оптимизация ведется при построении многоуровневойсети — обычно это сеть в базисе И, ИЛИ, НЕ, а основным критерием сложностиявляется критерий числа литералов (букв) в символическом (алгебраическом)представлении булевых функций. Методы оптимизации опираются либо нафункциональную декомпозицию, либо на факторизацию (поиск общих подвыражений) валгебраических скобочных представлениях функций, реализуемых схемой.Заключительный этап — реализацию в требуемом базисе принято называтьтехнологическим отображением. Именно на этом этапе можно оценить максимальнуюзадержку схемы — задержку вдоль критического пути. Предполагается, что в узлахсхемы установлены базисные элементы.

Локальная оптимизация. Замена одних базисныхлогических операторов другими осуществляется путем анализа локальной областисхемы. Поиск фрагментов и правила их замены другими может осуществляться с помощьюэкспертной системы. Так, например, устроена система LSS.

     

5.3 Матричные процессоры      

     Матричные процессоры наилучшим образом ориентированы на реализацию алгоритмовобработки упорядоченных (имеющих регулярную структуру) массивов входных данных.Они появились в середине 70-х годов в виде устройств с фиксированнойпрограммой, которые могли быть подключены к универсальным ЭВМ; но к настоящемувремени в их программирования достигнута высокая степень гибкости. Зачастуюматричные процессоры используются в качестве вспомогательных процессоров,подключенных к главной универсальной ЭВМ. В большинстве матричных процессоровосуществляется обработка 32-х разрядных чисел с плавающей запятой со скоростьюот 5000000 до 50000000 флопс. Как правило они снабжены быстродействующимипортами данных, что дает возможность для непосредственного ввода данных безвмешательства главного процессора. Диапазон вариантов построения матричныхпроцессоров лежит от одноплатных блоков, которые вставляются в существующие ЭВМ,до устройств, конструктивно оформленных в виде нескольких стоек, которые посуществу представляют собой конвейерные суперЭВМ.

     Типичными видами применения матричных процессоров является обработкасейсмической и акустической информации, распознавание речи; для этих видовобработки характерны такие операции, как быстрое преобразование Фурье, цифроваяфильтрация и действия над матрицами. Для построения относительно небольшихболее экономичных в работе матричных процессоров используются разрядно модульныесекции АЛУ в сочетании с векторным процессором, основанном на основебиполярного СБИС-процессора с плавающей запятой.

     Вероятно, в будущем матричные процессоры будут представлять собой матрицыпроцессоров, служащие для увеличения производительности процессоров сверхпределов, установленных шинной архитектурой.     

     Для реализации обработки сигналов матрицы МКМД могут быть организованы в видесистолических или волновых матриц.

     Систолическая матрица состоит из отдельных процессорных узлов, каждый изкоторых соединен с соседними посредством упорядоченной решетки. Большая частьпроцессорных элементов располагает одинаковыми наборами базовых операций, изадача обработки сигнала распределяется в матричном процессоре по конвейерномупринципу. Процессоры работают синхронно, используя общий задающий генератортактовых сигналов, поступающий на все элементы.

     В волновой матрице происходит распределение функций между процессорнымиэлементами, как в систолической матрице, но в данном случае не имеет местаобщая синхронизация от задающего генератора. Управление каждым процессороморганизуется локально в соответствии с поступлением необходимых входных данныхот соответствующих соседних процессоров. Результирующая обрабатывающая волнараспространяется по матрице по мере того, как обрабатываются входные данные, изатем результаты этой обработки передаются другим процессорам в матрице.

5.4 Автоматизация проектирования цифровых СБИС на базематриц Вайнбергера и транзисторных матриц

 Все большую долю в общем объеме ИС составляютзаказные цифровые ИС, выполненные в основном, по Моп-технологии. Сокращениесроков проектирования и повышение надежности проектов требуют применениясоответствующих систем автоматического проектирования. Одним из самыхперспективных направлений в настоящее время считается подход к сквознойавтоматизации проектирования, называемой кремниевой компиляцией, позволяющейисходное задание на проектирование — функциональное описание, представленное наязыке программирования высокого уровня, преобразовать в топологические чертежи.Кремниевые компиляторы используют в качестве базовых регулярные матричныеструктуры, хорошо приспособленные к технологии СБИС. Большое распространениеполучили программируемые логические матрицы (ПЛМ) и их различные модификации.Они ориентированы на матричную реализацию двухуровневых (И, ИЛИ) логическихструктур, а также для оптимизации их параметров (площади, быстродействия)известны различные методы.

Заключительныйэтап — реализацию в требуемом базисе принято называть технологическимотображением. Именно на этом этапе можно оценить максимальную задержку схемы — задержку вдоль критического пути. Предполагается, что в узлах схемы установленыбазисные элементы.

Локальнаяоптимизация. Замена одних базисных логических операторов другими осуществляетсяпутем анализа локальной области схемы. Поиск фрагментов и правила их заменыдругими может осуществляться с помощью экспериментальной системы. Так,например, устроена система LSS.

          ОптимизацияМВ на логическом уровне представляет более простую задачу. На этом этапе обычноминимизируется число операторов f = k1 V… V kl — по существу число столбцовМВ. Минимизация числа строк происходит на этапе топологического проектирования.

          Заключаяданный раздел, можно сказать, что актуальной проблемой является проблемаразработки методов оптимизации многоуровневых структур с учетом последующейбазовой топологической реализации. Проблема осложняется тем, что нужновыработать еще соответствующие критерии оптимизации. Если для ПЛМ критерийминимальности числа термов адекватен сложности последующей топологическойреализации, то для МВ и, особенно для ТМ, типичной дилеммой при минимизацииплощади является следующая — провести дополнительную связь, либо установитьдополнительный элемент. Может оказаться так, что сильная связность схемы можетбыть неприемлемой из-за больших затрат площади кристалла под соединенияэлементов.

         Вобзоре представлены основные подходы к проектированию структур заказныхцифровых СБИС на базе основных моделей матриц Вайнбергера и транзисторныхматриц.

          Модификацияосновной модели МВ, когда снимаются требования подключения каждого столбца клинии «земли»; реализация каждой переменной только в одной стоке матрицы;невозможности дублирования линий «земли» и нагрузки; приводит к новымформальным постановкам задач оптимизации параметров МВ, хотя и для основноймодели не все проблемы решены — открыта, например, проблема синтеза МВ сзаданным быстродействием.

          Такимобразом, важнейшими проблемами, решаемыми в настоящее время для МВ и ТМ,являются проблемы разработки формальных методов синтеза, которые позволяли быгибко оптимизировать такие характеристики, как площадь, быстродействие,габариты, электрические параметры схем. Данные проблемы в настоящее время актуальныне только для МВ и ТМ — подобные проблемы находятся в центре вниманияразработчиков САПР заказных цифровых СБИС и применительно к другим базовымструктурам.

Матричные процессоры наилучшим образом ориентированына реализацию алгоритмов обработки упорядоченных (имеющих регулярную структуру)массивов входных данных. Они появились в середине 70-ых годов в виде устройствс фиксированной программой, которые могли быть подключены к универсальным ЭВМ;но к настоящему времени в их программировании достигнута высокая степеньгибкости. Зачастую матричные процессоры используются в качестве вспомогательныхпроцессоров, подключаемых к главной универсальной ЭВМ. В большинстве матричныхпроцессоров осуществляется обработка 32 разрядных циклов с плавающей запятой соскоростью от 5000000 до 50000000 флопс. Как правило, они снабженыбыстродействующими портами данных, что дает возможность для непосредственноговвода данных без вмешательства главного процессора. Диапазон вариантовпостроения матричных процессоров лежит от одноплатных блоков, которыевставляются в существующие ЭВМ до устройств, конструктивно оформленных в виденескольких стоек, которые по существу представляют собой конвейерные суперЭВМ.

          Типичнымивидами применения матричных процессоров является обработка сейсмической иакустической информации, распознавание речи; для этих видов обработкихарактерны такие операции, как быстрое преобразование Фурье, цифроваяфильтрация и действия над матрицами. Для построения относительно небольшихболее экономичных в работе матричных процессоров используютсяразрядно-модульные секции АПУ в сочетании с векторным процессором,реализованным на основе биполярного СБИС-процессора с плавающей запятой.

          Вероятно,в будущем матричные процессоры будут представлять собой матрицы процессоров,служащие для увеличения производительности процессоров сверх пределов,установленных шинной архитектурой.

Главным архитектурным различием между традиционнымиЭВМ, предназначенными для обработки научной и коммерческой информации, являетсято, что последние (мини-, супермини -, универсальные и мега универсальные ЭВМ)имеют главным образом скалярную архитектуру, а машины для научных расчетов(супер-, мини супер-ЭВМ и матричные процессоры) — векторную. Скалярная ЭВМимеет традиционную фон-неймановскую, то есть SISD-организацию,для которой характерно наличие одной шины данных и последовательное выполнениеобработки одиночных элементов данных. Векторная машина имеет в своем составераздельные векторные процессоры или конвейеры, и одна команда выполняется в нейнад несколькими элементами данных (векторами)

          Векторныеархитектуры — это в основном архитектуры типа SISD, нонекоторые из них могут относиться к классу MIMD. Векторнаяобработка увеличивает производительность процессорных элементов, но не требуетналичия полного параллелизма в ходе обработки задачи.

          Дляреализации обработки сигналов матрицы МЛМД могут быть реализованы в видесистолических или волновых матриц.

        Систолическая матрица состоит из отдельныхпроцессорных узлов, каждый из которых соединен с соседним посредствомупорядоченной решетки. Большая часть процессорных элементов располагаетодинаковыми наборами базовых операций, и задача обработки сигналараспределяется в матричном процессоре по конвейерному принципу. Процессоры работаютсинхронно, используя общий задающий генератор тактовых сигналов, поступающий навсе элементы.

          Вволновой матрице происходит распределение функций между процессорнымиэлементами, как в систолической матрице, но в данном случае не имеет местаобщая синхронизация от задающего генератора. Управление каждым процессороморганизуется локально в соответствии с поступлением необходимых входных данныхот соответствующих соседних процессоров. Результирующая обрабатывающая волнараспространяется по матрице по мере того, как обрабатываются входные данные, изатем результаты этой обработки передаются другим процессорам в матрице.

          МКМД(множественный поток команд, множественный поток данных.) Множественный потоккоманд предполагает наличие нескольких процессорных узлов и, следовательно,нескольких потоков данных. Примерами такой архитектуры являютсямультипроцессорные матрицы.

          ТранспьютерInmos Т414 предназначен для построения МКМД структур; дляобмена информацией с соседними процессорами в нем предусмотрены четыребыстродействующие последовательных канала связи. Имеется встроенная памятьбольшой емкости, которая может быть подключена к интерфейсу шины памяти.Разрядность местной памяти каждого транспьютера наращивает разрядность памятисистемы; таким образом, полная разрядность памяти пропорциональна количествутранспьютеров в системе. Суммарная производительность также возрастает прямопропорционально числу входящих в систему транспьютеров.

          Вдополнение к параллельной  обработке, реализуемой транспьютерами, предусмотреныспециальные команды для разделения процессорного времени между одновременнымипроцессорами и обмена информацией между процессорами. Хотя программированиетранспьютеров может выполняться на обычных языках высокого уровня, дляповышения эффективности параллельной обработки был разработан специальный язык Okkam.

        Транзисторные матрицы (ТМ) являются одной изпопулярных структур для проектирования топологии макроэлементов заказныхцифровых СБИС, выполняемых по КМОП — технологии, ТМ имеют регулярную матричнуютопологию, получение которой может быть автоматизировано, что привлекает к нимразработчиков кремниевых компиляторов. Известные методы проектирования ТМориентированы на минимизацию площади кристалла, занимаемую информационнымитранзисторами, и оставляет в стороне вопрос о минимизации площади, требуемойдля разводки шин «земли» (Gnd) и «питания» (Vdd). В даннойстатье предлагается метод минимизации числа шин Gnd и Vdd вТМ, после того, как ее площадь была минимизирована с помощью методов [4,5].

СтруктураТМ.

        В лэйауте (англ. layout — детальное геометрическое описание всех слоев кристалла) транзисторных матрицвсе p-транзисторы располагаются в верхней половине матрицы,а все n-транзисторы — в нижней. Транзисторные матрицы имеютрегулярную структуру, которую составляют взаимопересекающиеся  столбцы истроки. В столбцах матрицы равномерно расположены полосы поликремния,образующие взаимосвязанные затворы транзисторов. По другим полюсам транзисторысоединяются друг с другом сегментами металлических линий, которые размещаются встроках матрицы. Иногда, для того чтобы соединить сток и исток транзисторов,находящихся в различных строках, вводят короткие вертикальные диффузионныесвязи. В дальнейшем ТМ будет представляться абстрактным лэйаутом.

          Абстрактныйлэйаут — схематический рисунок будущего кристалла, где прямоугольникиобозначают транзисторы, вертикальные линии — поликремневые столбцы,горизонтальные — линии металла, штриховые — диффузионные связи, точки — местаконтактов, стрелки — места подключения транзисторов к линиям Gnd иVdd. При переходе к послойной топологии стрелки должныбыть заменены полосками в диффузионном слое, по которому осуществляютсясоединения между строками ТМ. Очевидно, что подведению вертикальных связей клиниям Gnd, Vdd могут препятствовать транзисторы, расположенные вдругих строках транзисторной матрицы, либо расположенные в тех же столбцахдиффузионные связи между строками (горизонтальные линии металла не являютсяпрепятствием). Вследствие этого приходится размещать несколько линий Gnd вn-части ТМ и несколько линий Vdd в p-частиТМ. Возникает задача минимизации числа этих линий. Будем рассматривать еетолько для n-части ТМ, задача минимизации числа линий Vddдля p-части ТМ решается аналогичным образом.

        Пример абстрактного лэйаута для КМОП-схемы рис. 1.апоказан на рис. 1.б.

/>

рис 1.

        Пусть транзисторная матрица размером n на m задана абстрактным лэйаутом. Представим последний троичной матрицей Sразмером n на 2m, поставим ее строки в соответствие строкам ТМ, а парысоседних столбцов — столбцам ТМ. Таким образом, каждый элемент матрицы Sпредставляет некоторую позицию лэйаута и получает значение 1, если там стоитстрелка, значение 0 — если там не показан ни транзистор, ни диффузионная связь,и значение * — в остальных случаях. Легко видеть, что значение *свидетельствует о невозможности проведения через данную точку диффузионнойсвязи от стока некоторого транзистора к линии Gnd.

        Например, для абстрактного лэйаута ТМ (рис. 1.б.)матрица S имеет вид:

        

                       

1   2     3   4    5   6   7   8    9 10    11 12   13 14

               S1    * 1  0 0  * *  * *  0 0  0 0  * *

               S2    1 *  1 *  * *  0 0  1 *  0 0  0 *

        S = S3    1 *  * 1  0 0  0 0  0 0  0 0  * 1

               S4    0 0  0 0  1 *  0 0  0 0  0 0  * *

               S5    1 *  * *  0 0  * 1  0 0  0 0  0 *

6. АВТОМАТИЗИРОВАННОЕ ПРОЕКТИРОВАНИЕ СБИС НА БАЗОВЫХМАТРИЧНЫХ КРИСТАЛЛАХ, СТАНДАРТНЫЕ И ПОЛУЗАКАЗНЫЕ ИС, БАЗОВЫЕ КРИСТАЛЛЫ ИТИПОВЫЕ ЭЛЕМЕНТЫ

Характерной тенденцией развития элементнойбазы современной электронно-вычислительной аппаратуры является быстрый ростстепени интеграции. В этих условиях актуальной становится проблема ускорениятемпов разработки узлов аппаратуры, представляющих собой БИС и СБИС. Прирешении данной проблемы важно учитывать существование двух различных классовинтегральных схем: стандартных (или крупносерийных) и заказных. К первымотносятся схемы, объем производства которых достигает миллионов штук в год.Поэтому относительно большие затраты на их проектирование и конструированиеоправдываются. Этот класс схем включает микропроцессоры, различного видаполупроводниковые устройства памяти (ПЗУ, ОЗУ и т.д.),серии стандартных микросхем и др. Схемы, принадлежащие ко второму классу, приобъеме производства до нескольких десятков тысяч в год, выпускаются дляудовлетворения нужд отдельных отраслей промышленности. Значительная частьстоимости таких схем определяется затратами на их проектирование.

Основным средством снижения стоимостипроектирования и, главное, ускорения темпов разработки новых видовмикроэлектронной аппаратуры являются системы автоматизированного проектирования(САПР). В результате совместных действий конструкторов,направленных на уменьшение сроков и снижение стоимости проектирования БИС иСБИС, появились так называемые полузаказные интегральные микросхемы, в которыхтопология в значительной степени определяется унифицированной конструкциейкристалла. Первые схемы, которые можно отнести к данному классу, появились в 60‑хгодах. Они изготавливались на унифицированном кристалле с фиксированнымрасположением функциональных элементов. При этом проектирование заключалось вназначении функциональных элементов схемы на места расположения соответствующихфункциональных элементов кристалла и проведении соединений. Такой кристаллполучил название базового, поскольку все фотошаблоны (исключая слои коммутации)для его изготовления являются постоянными и не зависят от реализуемой схемы.Эти кристаллы, однако, нашли ограниченное применение из-за неэффективногоиспользования площади кристалла, вызванного фиксированным положениемфункциональных элементов на кристалле.

Для частичной унификации топологииинтегральных микросхем (ИС) использовалось также проектирование схем на основе наборатиповых ячеек. В данном случае унификация состояла в разработкетопологии набора функциональных (типовых ячеек, имеющих стандартизованныепараметры (в частности, разные размеры по вертикали). Процесс проектированияпри этом заключался в размещении в виде горизонтальных линеек типовых ячеек,соответствующих функциональным элементам схемы, в размещении линеек накристалле и реализации связей, соединяющих элементы, в промежутках междулинейками. Ширина таких промежутков, называемых каналами, определяется впроцессе трассировки. Отметим, что хотя в данном случае имеет место унификациятопологии, кристалл не является базовым, поскольку вид всех фотошаблоновопределяется в ходе проектирования.

Современные полузаказные схемы реализуютсяна базовом матричном кристалле (БМК), содержащем не соединенные между собойпростейшие элементы (например, транзисторы), а не функциональные элементы как врассмотренном выше базовом кристалле. Указанные элементы располагаются накристалле матричным способом (в узлах прямоугольной решетки). Поэтому такиесхемы часто называют матричными БИС. Как и в схемах на типовых ячейкахтопология набора логических элементов разрабатывается заранее. Однако в данномслучае топология логического элемента создается на основе регулярно расположенныхпростейших элементов. Поэтому в ходе проектирования логическими элемент можетбыть размещен в любом месте кристалла, а для создания всей схемы требуетсяизготовить только фотошаблоны слоев коммутации. Основные достоинства БМК,заключающиеся в снижении стоимости и времени проектирования, обусловлены:применением БМК для проектирования и изготовления широкого класса БИС;уменьшением числа детализированных решений в ходе проектирования БИС;упрощением контроля и внесения изменений в топологию; возможностью эффективногоиспользования автоматизированных методов конструирования, которая обусловленаоднородной структурой БМК.

Наряду с отмеченными достоинствами БИС на БМК необладают предельными для данного уровня технологии параметрами и, как правило,уступают как заказным, так и стандартным схемам. При этом следует различатьтехнологические параметры интегральных микросхем и функциональных узлов(устройств), реализованных на этих микросхемах. Хотя технологические параметрыстандартных микросхем малой и средней степени интеграции наиболее высоки,параметры устройств, реализованных на их основе, оказываются относительнонизкими.

 

6.1 Основныетипы БМК

Базовый кристалл представляет собоймногослойную прямоугольную пластину фиксированных размеров, на которой выделяютпериферийную и внутреннюю области (рис. 1). В периферийнойобласти располагаются внешние контактные площадки (ВКП) для осуществлениявнешнего подсоединения и периферийные ячейки для реализации буферных схем (рис.2). Каждая внешняя ячейка связана с одной ВКП и включает диодно-транзисторнуюструктуру, позволяющую реализовать различные буферные схемы за счетсоответствующего соединения элементов этой структуры. В общемслучае в периферийной области могут находиться ячейки различных типов. Причемпериферийные ячейки могут располагаться на БМК в различных ориентациях(полученных поворотом на угол, кратный 90', и зеркальным отражением). Подбазовой ориентацией ячейки понимают положение ячейки, расположенной на нижнейстороне кристалла.

                               ├──┐
     ┌──────────────┐           ├┐ │
     │ Периферийная │           ├┘ │
     │  ┌────────┐  │           ├──┤       ВО
     │  │Внутрен.│  │           ├┐ │
     │  │область │  │           ├┘ │
     │  └────────┘  │           ├──┼─────┬─────┬─────┬───
     │   область    │         ПО├─┐│ ┌─┐ │ ┌─┐ │ ┌─┐ │
     └──────────────┘           └─┴┴─┴─┴─┴─┴─┴─┴─┴─┴─┴────

ПЯ         ВКП

рис. 1                                                  рис 2.

Во внутреннейобласти кристалла матричным способом располагаются макроячейки для реализацииэлементов проектируемых схем (рис. 3). Промежутки между макроячейкамииспользуются для электрических соединений. При матричном расположениимакроячеек область для трассировки естественным образом разбивается нагоризонтальные и вертикальные каналы. В своюочередь в пределах макроячейки матричным способом располагаются внутренниеячейки для реализации логических элементов. Различные способы расположениявнутренних ячеек и макроячейках показаны на рис. 4. Причем наряду с размещениемячеек “встык” применяется размещение с зазорами, в которых могут проводитьсятрассы электрических соединений.

   │ ┌───────                  ┌─┬─┐          ┌─┬─┬─┬─┬─┬
   │ └────────               a)├─┼─┤        c)├─┼─┼─┼─┼─┼─
   │ ┌─────────┐  ┌───         └─┴─┘          └─┴─┴─┴─┴─┴─┴
   │ └─────────┘  └───         ┌─┬─┬─┬─┬─┬    ┌─┬┬─┬┬─┬┬─┬┬─┬┬
   │ ┌─────────┐  ┌────      b)└─┴─┴─┴─┴─┴─ d)└─┴┴─┴┴─┴┴─┴┴─
   │ └─────────┘  └────
   └───────────────────        Примерыструктур макроячеек.

Структура ВО

рис. 3                                                             рис. 4

Особенностью ячейки является специальноерасположение выводов, согласованное со структурой макроячейки. А именно,ячейки размещаются таким образом, чтобы выводы ячеек оказались на перифериимакроячейки. Так, в одной из макроячеек выводы каждой ячейки дублируются наверхней и нижней ее сторонах. При этом имеется возможность подключения к любомувыводу с двух сторон ячейки, что создает благоприятные условия для трассировки.Последнее особенно важно при проектировании СБИС.

В другой макроячейке выводыячейки располагаются только на одной стороне, т. е.выводы ячеек верхнего ряда находятся на верхней стороне макроячейки, а нижнего на нижней. Применение таких макроячеек позволяет сократить требуемую площадькристалла, но приводит к ухудшению условий для трассировки. Поэтому данный типмакроячеек используется лишь при степени интеграции, не превышающей 100 -200 вентилейна кристалл. Отметим, что в некоторых типах БМК, кроме однотипных макроячеек,во внутренней области могут присутствовать специализированные макроячейки,реализующие функциональные типовые узлы (например, запоминающее устройство).

Помимо ячеек, являющихся заготовками дляреализации элементов, на БМК могут присутствовать фиксированные частисоединений. К ним относятся шины питания, земли, синхронизации изаготовки для реализации частей сигнальных соединений. Например, для макроячеек(b) шины питания и земли проводятся вдоль верхней и нижнейсторон соответственно. Для макроячеек (a,d)шины проводятся вдоль линии, разделяющей верхний и нижний ряды ячеек, чтоприводит к уменьшению потерь площади кристалла. Для реализации сигнальныхсоединений на БМК получили распространение два вида заготовок: фиксированноерасположение однонаправленных (горизонтальных или вертикальных) участков трассв полном слое; фиксированное расположение участков трасс в одном слое иконтрактных окон, обеспечивающих выход фиксированных трасс во второй слой.

В первом случае дляреализации коммутации проектируемой схемы не требуется разработка фотошаблонафиксированного слоя, т. е. число разрабатываемых фотошаблонов уменьшается наединицу. Во втором случае число разрабатываемых фотошаблоновуменьшается на два (не требуется также фотошаблон контактных окон). Отметим,что в настоящее время получили распространение различные виды формы ирасположения фиксированных трасс и контактных окон. Целесообразностьиспользования того или иного вида определяется типом макроячеек, степенью интеграциикристалла и объемом производства.

При реализации соединений на БМК частовозникает необходимость проведения трассы через область, занятую макроячейкой.Такую трассу будем называть транзитной. Для обеспечения такой возможностидопускается: проведение соединения через область, занятую ячейкой, проведениечерез зазоры между ячейками. Первый способ может применяться, если в ячейке нереализуется элемент, или реализация элемента допускает использованиефиксированных трасс и неподключенных выводов для проведения транзитной трассы.

Таким образом, в настоящее времяразработано большое многообразие типов БМК, которые имеют различные параметры.При проектировании микросхем на БМК необходимо учитыватьконструктивно-технологические характеристики кристалла. К нимотносятся геометрические параметры кристалла, форма и расположение макроячеек накристалле и ячеек внутри макроячеек, расположение шин и способ коммутациисигнальных соединений.

Итак, следует отметить, что задачаопределения структуры БМК является достаточно сложной, и в настоящее время онарешается конструктором преимущественно с использованием средств автоматизации.

6.2 Реализациялогических элементов на БМК

Выше было показано, что БМК представляетсобой заготовку, на которой определенным образом размещены электронные приборы(транзисторы и др.). Следовательно, проектирование микросхемы можно было бывести и на приборном уровне. Однако этот способ не находит распространения напрактике по следующим причинам. Во-первых, возникает задача большойразмерности. Во-вторых, учитывая повторяемость структуры частей кристалла илогической схемы, приходится многократно решать однотипные задачи. Поэтомуприменение БМК предполагает использование библиотеки типовых логическихэлементов, которая разрабатывается одновременно с конструкцией БМК. В этомотношении проектирование матричных БИС подобно проектированию печатных плат набазе типовых серий микросхем.

Таким образом, при применении БМКпроектируемая схема описывается на уровне логических элементов, а каждыйэлемент содержится в библиотеке. Эта библиотека формируется заранее. Она должнаобладать функциональной полнотой для реализации широкого спектра схем.Традиционно подобные библиотеки содержат следующие элементы: И‑НЕ,ИЛИ-НЕ, триггер, входные, выходные усилители и др. Для реализации элементаиспользуется одна или несколько ячеек кристалла, т. е.размеры элемента всегда кратны размерам ячейки. Топология элементаразрабатывается на основе конструкции ячейки и представляет собой совокупностьтрасс, которые совместно с имеющимися на кристалле постоянными частямиреализуют требуемую функцию. Именно описание указанных соединений и хранится вбиблиотеке.

В зависимости от того, накаких ячейках реализуются элементы, можно выделить внешние (согласующиеусилители, буферные схемы и др.) и внутренние, или просто логические элементы.Если внешние элементы имеют форму прямоугольников независимо от типа кристалла,то для логических элементов существует большое разнообразие форм, котороеопределяется типом макроячеек. Так, для макроячейки,

         ╔════════”  ╔════════”  ╔═══╤════”  ╔════════”
         ║        ║  ║        ║  ║███│    ║  ║████████║
         ╟────┐   ║  ╟────────╢  ║███└────╢  ║████████║
         ║████│   ║  ║████████║  ║████████║  ║████████║
         ╚════╧═══╝  ╚════════╝  ╚════════╝  ╚════════╝

рис. 5

показаннойна рис. 4(a), возможные формы элементов приведены на рис.5.При этом следует иметь в виду, что каждая форма может быть реализована споворотом относительно центра макроячейки на угол, кратный 90'. Для расширениявозможностей наилучшего использования площади кристалла для каждого логическогоэлемента разрабатываются варианты топологии, позволяющие его реализовать вразличных частях макроячейки. Поскольку структура макроячейки обладаетсимметрией, то эти варианты топологии, как правило, могут быть получены избазового вращением относительно осей симметрии.

При проектировании на уровне элементов существеннымиданными являются форма логического элемента и расположение его выводов(цоколевка).

6.3 Системыавтоматизированного проектирования матричных бис постановка задачипроектирования

Задача конструирования матричных БИС состоит впереходе от заданной логической схемы к ее физической реализации на основе БМК.При этом исходные данные представляют собой описание логической схемы на уровнебиблиотечных логических элементов, требования к его функционированию, описаниеконструкции БМК и библиотечных элементов, а также технологические ограничения.Требуется получить конструкторскую документацию для изготовленияработоспособной матричной БИС. Важной характеристикой любой электроннойаппаратуры является плотность монтажа. При проектировании матричных БИСплотность монтажа определяется исходными данными. При этом возможна ситуация,когда искомый вариант реализации не существует. Тогда выбирается одна из двухальтернатив: либо матричная БИС проектируется на БМК больших размеров, либочасть схемы переносится на другой кристалл, т. е. уменьшается объемпроектируемой схемы.

Основным требованием к проекту является 100%-наяреализация соединений схемы, а традиционным критерием, оценивающими проект,суммарная длина соединений. Именно этот показатель связан с такимиэксплуатационными параметрами, как надежность, помехоустойчивость,быстродействие. В целом задачи конструирования матричных БИС и печатных платродственны, что определяется заранее заданной формой элементов и высокимуровнем унификации конструкций. Вместе с тем имеют место следующие отличия:

-элементы матричных БИС имеют более сложную форму (непрямоугольную);

— наличие нескольких вариантов реализации одного итого же типа элемента;

-позиции для размещения элементов группируются вмакроячейки;

-элементы могут содержать проходы для транзитныхтрасс;

-равномерное распределение внешних элементов по всейпериферии кристалла;

-ячейка БМК, не занятая элементом, можетиспользоваться для реализации соединений;

-число элементов матричных БИС значительно превышаетзначение соответствующего параметра печатных плат.

Перечисленные отличия не позволяют непосредственноиспользовать САПР печатных плат для проектирования матричных БИС. Поэтому внастоящее время используются и разрабатываются новые САПР, предназначенные дляпроектирования матричных БИС, а также дорабатываются и модернизируются ужедействующие САПР печатных плат для решения новых задач. Реализация последнегоспособа особенно упрощается, когда в системе имеется набор программ для решениязадач теории графов, возникающих при конструировании.

Поскольку трассировка соединений на БМК ведется сзаданным шагом на дискретном рабочем поле (ДРП), то необходимо, чтобы выводыэлементов попадали в клетки ДРП. Однако внешние выводы макроячеек могутрасполагаться с шагом, не кратным шагу ДРП. В этом случае используется простойприем введения фиктивных контактных площадок, связанных с внутренними частямиячейки. Если трасса к макроячейке не подходит, то область фиктивной площадкиостается свободной.

При разработке САПР БИС на БМК необходимо учитыватьтребования к системам, диктуемые спецификой решаемой задачи. К ним относятся:

1.Реализациясквозного цикла проектирования от схемы до комплектов машинных документов наизготовление, контроль эксплуатацию матричных БИС.

2.Наличиеархива данных о разработках, хранимого на долговременных машинных носителяхинформации.

3.Широкоеприменение интерактивных режимов на всех этапах проектирования.

4.Обеспечениеработы САПР в режиме коллективного пользования. Учитывая большую размерностьзадачи проектирования, большинство существующих САПР матричных БИС реализованона высокопроизводительных ЭВМ. Однако в последнее время все больше зарубежныхфирм применяет и мини-ЭВМ.

6.4 Основные этапы проектирования

 

Процесс проектирования матричных БИС традиционноделится на следующие укрупненные этапы:

1.Моделированиефункционирования объекта проектирования.

2.Разработкатопологии.

3.Контрольрезультатов проектирования и доработка.

4.Выпускконструкторской документации.

Рассмотрим каждый шаг в отдельности. Посколькуматричная БИС является не настраиваемым и неремонтоспособным объектом, тонеобходимо еще на этапе проектирования обеспечить его правильноефункционирование. Достижение этой цели возможно двумя способами: созданиеммакета матричных БИС на основе дискретных элементов и его испытанием иматематическим моделированием. Первый способ связан с большими временными истоимостными затратами. Поэтому макет используется тогда, когда он специально неразрабатывается, а уже существует (например, при переходе от реализацииустройств на печатных платах к матричным БИС). Второй способ требует созданияэффективной системы моделирования схем большого размера, так как примоделировании необходимо учитывать схемное окружение матричных БИС, которое почислу элементов во много раз больше самой схемы.

Этап разработки топологии связан с решением следующихзадач: размещение элементов на БМК, трассировка соединений, корректировкатопологии. Иногда в качестве предварительного шага размещения решаетсяспециальная задача компоновки (распределения элементов по макроячейкам). В этомслучае возможны различные методы решения задачи размещения. Первый методсостоит в том, чтобы после компоновки размещать группы элементов, соответствующихмакроячейкам, а затем размещать элементы внутри каждой макроячейки. При этомкритерий оптимальности компоновки включает составляющие, определяемыеплотностью заполнения макроячеек и связностью элементов макроячейки.Достоинствами этого метода являются сокращение размерности задачи размещения исведение исходной задачи к традиционным задачам компоновки и размещения.Возможность применения традиционных методов компоновки предопределяется тем,что условие существования реализации группы элементов в макроячейке дляполучивших распространение БМК легко выражается через суммарную площадьэлементов и отношение совместимости пар элементов. Отметим, что, так какрасположение элементов внутри макроячеек существенно влияет на условиятрассировки соединений между макроячейками, рассмотренный метод решения задачиразмещения для некоторых типов БМК может давать сравнительно низкие результаты.

Другой метод размещения состоит в распределенииэлементов по макроячейкам с учетом координат макроячеек. В этомслучае в ходе компоновки определяются координаты элементов с точностью доразмеров макроячеек и появляется возможность учета положения транзитных трасс.Для матричных схем небольшой степени интеграции (до 1000 элементовна кристалле) применяются модификации традиционных алгоритмов размещения итрассировки. Для СБИС на БМК необходима разработка специальных методов.

Задача корректировки топологии возникает в связи стем, что существующие алгоритмы размещения и трассировки могут не найти полнуюреализацию объекта проектирования на БМК. Возможна ситуация, когда алгоритм ненаходит размещение всех элементов на кристалле, хотя суммарная площадьэлементов меньше площади ячеек на кристалле. Это положение может бытьобусловлено как сложностью формы элементов, так и необходимостью выделенияячеек для реализации транзитных трасс. Задача определения минимального числамакроячеек для размещения элементов сложной формы представляет собой известнуюзадачу покрытия.

Возможность отсутствия полной трассировки обусловленаэвристическим характером применяемых алгоритмов. Кроме того, в отличие отпечатных плат навесные проводники в матричных БИС запрещены. Поэтому САПРматричных БИС обязательно включает средства корректировки топологии. При этом впроцессе корректировки выполняются следующие операции: выделение линиисоединяемых фрагментов; изменение положения элементов и трасс с контролемвносимых изменений; автоматическая трассировки указанных соединений; контрольсоответствия результатов трассировки исходной схеме. Уже сейчас актуальнойявляется задача перепроектирования любого фрагмента топологии. Для матричныхБИС таким фрагментом может быть канал для трассировки, или макроячейка, вкоторой варьируется размещение элементов и др. Решение последней задачи, помимореализации функций проектирования с заданными граничными условиями(определяемыми окружением фрагмента), требует разработки аппарата формированияподсхемы, соответствующей выделенному фрагменту.

На этапе контроля проверяется адекватность полученногопроекта исходным данным. С этой целью, прежде всего, контролируется соответствиетопологии исходной принципиальной (логической) схеме. Необходимость данноговида контроля обусловлена корректировкой топологии, выполненной разработчиком,поскольку этот процесс может сопровождаться внесением ошибок. В настоящеевремя известны два способа решения рассматриваемой задачи. Первый сводится квосстановлению схемы по топологии и дальнейшему сравнению ее с исходной. Этазадача близка к проверке изоморфизма графов. Однако на практике для ее решенияможет быть получен приемлемый по трудоемкости алгоритм ввиду существованияфиксированного соответствия между некоторыми элементами сравниваемых объектов.Дополнительная сложность данной задачи связана с тем, что в процессепроектирования происходит распределение инвариантных объектов (например,логически эквивалентных выводов элементов), поэтому для логически тождественныхсхем могут не существовать одинаковые описания и, следовательно, требуютсяспециальные модели, отображающие инвариантные элементы. В общемслучае универсальные модели для представления инвариантных элементов неизвестны, что и явилось одной из причин развития второго способа, согласнокоторому проводится повторное логическое моделирование восстановленной схемы.

Функционирование спроектированной схемы мотаетотличаться от требуемого не только из-за ошибок, внесенных конструктором, но ив результате образования паразитных элементов. Поэтому для более полной оценкиработоспособности матричных БИС при восстановлении схемы по топологии желательновычислять значения параметров паразитных емкостей и сопротивлений и учитыватьих при моделировании на логическом и схемотехническом уровнях.

Существуют причины, по которым перечисленные методыконтроля не позволяют гарантировать работоспособность матричных БИС. К нимотносятся, например, несовершенства моделей и методов моделирования. Поэтомуконтроль с помощью моделирования дополняется контролем опытного образца. Дляэтого на этапе проектирования с помощью специальных программ осуществляетсягенерация тестов для проверки готовых БИС. Отметим, что при проектированииматричных БИС проведение трудоемкого геометрического контроля не требуется, таккак трассировка ведется на ДРП, а топология элементов контролируется при ихразработке.

Заключительнымэтапом проектирования матричных БИС является выпуск конструкторскойдокументации, которая содержит информацию (на соответствующих носителях) дляуправления технологическими станками-автоматами и сопроводительные чертежи итаблицы, состав и содержание которых регламентируются ГОСТами, а оформление, требованиямиЕСКД. Для автоматизированного выпуска графической и текстовой документацииобычно разрабатывается входной язык, который позволяет: компактно и наглядноописывать отдельные фрагменты документа; размещать отдельные фрагменты наплощади документа;

7. ЗАКЛЮЧЕНИЕ

Технология сверхбольших интегральных схем определяетпрогресс в передовых областях науки и техники и является основой для развитиявысокотехнологичных отраслей отечественной промышленности. Она имеет широкийспектр применений: от бытовой аппаратуры до специализированных устройствоборонной техники. Мировой рынок интегральных схем практически неисчерпаем, чтопозволит создавать высокорентабельные ориентированные на экспорт производства

В настоящее время основная часть производимыхинтегральных схем в мире соответствует минимальным рабочим размерам элементов0,8-1,0 мкм. Ведущие зарубежные фирмы США, Японии и Южной Кореи имеют заводы,выпускающие высокопроизводительные микропроцессоры и ультра большие схемыпамяти с минимальными размерами 0,5 мкм.
           В Казахстане имеются пилотные линии для производства кремниевыхинтегральных схем с минимальными размерами рабочих элементов 0,8-1 мкм. Вближайшее время будет завершено создание производства схем с размерамиэлементов на уровне 0,5 мкм. Освоение этих линий позволит Казахстану полностьюобеспечить внутреннюю потребность кремниевыми схемами отечественногопроизводства сложностью до сотен тысяч транзисторов на кристалле и выйти намировой рынок.
Создание научно-технического задела в области перспективных технологий иустройств микро и наноэлектроника дает возможность модернизировать производствои расширить объем экспорта отечественных электронных компонентов.

СПИСОК ИСПОЛЬЗУЕМОЙ ЛИТЕРАТУРЫ

 

1.   ПупышевАлексей Владимирович (проект ''Работай головой'')

2.  Фонарев А.А. (''Автоматизированноепроектирование СБИС на базовых матричных кристаллах'' Масква 1995 г.)

3.  Интернет (Статьи фирмы ‘Altera’,Министерство науки, промышленности и  технологий РФ)

4.  Ершова Н.Ю., Иващенков О.Н.,Курсков С.Ю. (''Микропроцессоры'') Санкт Петербург 2002 г.