Реферат: Выбор логической структуры процессора

ТЕХНИЧЕСКОЕЗАДАНИЕ.

1. Выбрать логическую структурупроцессора (состав устройств,

их функции и принципы взаимодействия),исходя из принципов работы

ЭВМ Единой системы (ЭВМ общегоназначения).

2. Обосновать выбор техническихпараметров процессора с целью

обеспечения достижения заданногозначения производительности

— производительность П = млн.оп/с):

— машинный такт Т = 10-100 нс;

— цикл локальной памяти Тл = 10-100 нс;

— время выборки из основнойпамяти Тп = 100-1000 нс.

3. Разработать временные диаграммыи определить длительность

выполнения основных команд процессора.

4. Оптимизироватьтехнико-экономические параметры процессора для

достижения максимальной егоэффективности: максимальной

производительности при минимальнойстоимости устройства, исходя из

объема оборудования устройства(количество используемых элементов)

или объема памяти, статистикииспользования памяти и следующего

соотношения: стоимость элементов устройства обратно пропорциональна

техническим параметрам.

В В Е Д Е Н И Е

Центральный процессор выполняетосновную работу по

преобразованию данных в вычислительнойсистеме и, кроме того,

осуществляет в нейфункции автоматизированного управления в

соответствии с алгоритмами управляющейпрограммы операционной

системы. В частности, центральный процессор взаимодействует с

каналами ввода-вывода, запуская операции ввода-вывода и получая

информацию о результатах ихвыполнения, а также о состоянии системы

ввода-вывода.

Центральный процессор — это устройство,обеспечивающее обработку

данных по заданнной программе.Центральный процессор производит

следующие основные виды операций: выполнение команд, прерывание,

сброс, регистрацию состояния (запись информации о состоянии

вычислительной системы в целом или ее отдельных компонентов в

определенные области основной памяти).Программу и обрабатываемые по

ней данные процессор выбирает изосновной (оперативной) памяти.

Процессор включает в себя, вбольшенстве случаев, одно или

несколько операционных (илиарифметическо-логических устройств),

устройство управления, локальную память,средства контроля и

диагностики.

Арифметически-логическое устройство(АЛУ) выполняет операции

преобразования данных. Оно включает всебя один или несколько

сумматоров и регистры для храненияпромежуточных данных и результатов

преобразований.

Арифметическо-логическое устройствоможет быть расширино

специализированными операционнымиустройствами: сдвигателем, быстрым

умножителем, десятичным сумматором,конвертером и др.

Устройство управления (УУ) — автомат управляющий процессами

передачи и обработки информации впроцессоре. Это устройство

принимает команды и формируетпоследовательность управляющих

сигналов, проверяет и т.п. Оно входит вработы функциональных узлов

путем выдачи синхронизирующих и управляющегосигналов.

В составе процессора можетнаходится локальная память

различного функционального назначения:рабочие регистры, РОН,

регистры указатели, управляющиерегистры, регистры служебных слов и

т.п. Служебная память может использоваться для буферизацииданных и

команд, хранения таблиц преобразования адреса, ключей защиты и др.

Процессор может включать в себя набор специальных

системных средств: службу времени(суточные часы, таймер и т.п.),

средства межпроцессорной связи, пультуправления системой и др.

Средства контоля и диагностикипозволяют обнаруживать и

устранять неисправности без потерипроизводитетьности процессора.

ЛОГИЧЕСКАЯ СТРУКТУРА ПРОЦЕССОРА.

Процессор выполняет программу,выбираемую из основной

(оперативной) памяти, в нескольноэтапов: выборка команды, распаковка

команды и выборка операндов, выполнениеоперации и запись результатов

в основную память, а, при необходимости,и обработку прерывания,

изменение состояния процессора илисистемы в целом.

Логическую структуру ЦП (рис.1)включает ряд функциональных

средств: средства обработки, средства управлениясистемой и

программой, локальная память, средствауправления каналами и основной

памятью, системные средства.

Средства обработки обеспечиваютвыполнение операций с

фиксированной и плавающей запятой,операций с десятичными данными и

полями переменной длины. Локальнаяпамять состоит из регистров общего

назначения и регистров с плавающейточкой, а также управляющих

регистров.

Средства управления каналамиобеспечивают хранение данных

(буфер данных канала), подготовленныхк передаче или принятых из

канала, а также управление приоритетными доступам обрабатывающей

подсистемы через канал ввода/выводда кперефирийному оборудованию.

Центральный процессор ЕС ЭВМвключает в себя следующие базовые

средства принципов работы ЕС ЭВМ:

— локальная память: регистры общегоназначения (16х32 р),

регистры плавающей запятой (4х64 р),управляющие регистры (16х32 р);

— полный набор команд: команды арифметики сфиксированной и

плавающей запятой, команды десятичнаяарифметика;

— системные средства: прямоеуправление, интервальный таймер,

часы, компаратор, защита памяти,средство условного обмена и т.д.

Для хранения текущей информации обрабатываемой программы в

центральном процессоре имеется локальнаяпамять: 16 регистров общего

назначения, 4 регистра (для операндов) сплавающей точкой (по 64

двоичных разряда). Процессор такжеиспользует область основной

памяти, которая является постоянно распределенной областью

процессора для хранения управляющейинформации, информации прерывания

и контроля.

Центральный процессор может обращаться за информацией к 16

общим регистрам, имеющие нумерацию от 0до 15. Они могут быть

использованы для хранения индекса в операциях над адресами, как

накапливающие регистры в арифметическихоперациях с фиксированной

точкой и в логических операциях. В общийрегистр можно поместить

одно слово (32 байта).

Регистры общего назначенияидентифицируются числами от 0 до 15 и

задаются в команде с помощью четырех битового поля R1. Два

смежных общих регистра (четный и следующейнечетный) могут

использоваться для хранения одногооперанда размером 8 байт.

В операционной арифметике сплавающей точкой используются 4

специализированных регистра емкостью 8байт каждый. Они

идентифицируются номерами 0, 2, 4 и 6.Каждый из них может содержать

короткое (32-битовое) или длинное(64-битовое) число в формате с

плавающей точкой. В операциях арифметикис плавающей точкой

расширенной точности для 128-битовых чисел используются пары

регистров с плавающей точкой 0-2 и 4-6.

К средствам управления памятьюотносятся буферная память,

память ключей, защита и средствауправления доступом к основной

памяти.

К системным средствам относятся средства службы времени:

часы астрономического времени, таймер икомпаратор.

Интервальный таймер используетсядля отчета времени суток и

интервалов времени. Обращение кинтервальному таймеру для записи или

чтения его значение может осуществлятьсялюбой командой, в которой

предусмотрено обращение к основнойпамяти.

Компаратор используется для программной привязки процессов к

определенному моменту времени.

Для приближенной оценкипроизводительности процессора будем

использовать ограниченный набор форматовкоманд и операндов.

Форматы команд:

┌────────┬────┬────┐

│ КОП │ R1 │ R2│ Формат регистр-регистр (RR)

└────────┴────┴────┘

0 15

┌────────┬────┬────┬────┬────────────┐

│ КОП │ R1 │ Х2│ В2 │ D2 │ Формат регистр-память (RХ)

└────────┴────┴────┴────┴────────────┘

0 31

КОП — код операции;

R1 — регистр первого операнда;

R2 — регистр первого операнда;

Х2 — регистр индекса;

В2 — регистр базы;

D2 — смещение адреса.

Форматы операндов:

┌──┬───────────────┐

│Зн│ │ Короткий операнд с фиксированной запятой

└──┴───────────────┘

0 15

┌──┬─────────────────────────────────┐

│Зн│ │ Нормальный операнд

└──┴─────────────────────────────────┘с фиксированной запятой

0 31

┌──┬───────┬─────────────────────────┐

│Зн│Порядок│ Мантисса (24 разряда) │ Короткийоперанд с

└──┴───────┴─────────────────────────┘плавающей запятой

0 7 8 31

┌──┬───────┬─────────────────────────── ─ ─ ─────┐

│Зн│Порядок│ Мантисса (56 разрядов) │ Длинный операнд с

└──┴───────┴─────────────────────────── ─ ─ ─────┘ плавающейзапятой

0 7 8 63

Зн — разряд знака числа (мантиссы).

┌───────────────┐ ┌─────────────┐┌────────────┐ ┌─────────────┐

│ Часы суточные │ │ Управляющие │ │ Регистры │ │ Регистры │

├───────────────┤ │ регистры │ │ общего │ │ с плавающей│

│ Компаратор │ │ 16х32 │ │ назначения │ │ точкой │

├───────────────┤ │ разряда │ │ 16х32 │ │ 4х64 │

│ Таймер │ ├─────────────┤│ разряда │ │ разряда │

├───────────────┤ │ РССП │└────────────┘ └─────────────┘

│ Таймер │ └─────────────┘ ║ ║

│ интервальный │ ║ ║ ║

└───────────────┘╔══════╝ ║ ║

│ ╔═══════════╣ ╔═══════════════════╣ ║

│ ║ ║ ║ ║ ║

┌───────────────────────┐ ┌───────────────────────────────────┐

│ Средства управления │ │ Средства обработки │

├───────────┬───────────┤ ├────────────┬──────────┬───────────┤

│ Управление│Управление│ │ Операции с│Операции с│Операции │

│ системой │программой│─┬─│ фиксирован-│плавающей│десятичной │

└───────────┴───────────┘│ │ ной точкой │точкой │арифметики │

│ │ │ ║ │ │ │ │и полей пе-│

│ │ │ ║ │ │ │ │ременной │

│ │ │ ║ ┌─┘ │ │ │длины │

│ │└───────────╫───┼─┐└────────────┴──────────┴───────────┘

│└─────────┐ ╠═══╪═╪════════════════════╣ ╔═════════════

┌────────────┐ │ ║ │└────────────────────╫──╫─────────────

│ Пульт │ │ ║ └────────┐ ║ ║

│ управления │ │ ║ ┌─────┴────────┬──────────┬──────────┐

└────────────┘ │ ║ │ Средства │ Средства │ Средства │

│ ║ │ динамического│ коррекции│ защиты │

│ ║ │ преобразова- │ ошибок │ памяти │

┌────────┐ │ ния адреса │ │ │

│ Каналы│ ├──────────────┴──────────┴──────────┤

│ ввода-│ │ Основная память │

│ вывода│ │ │

└────────┘ └────────────────────────────────────┘

Рис 1. Логическая схемапроцессора.

ВЫБОР СТРУКТУРЫПРОЦЕССОРА.

Выбор структуры процессораопределяется двумя факторами:

достижение заданной производительностипри минимальных затратах

оборудования.

Известны следующие способыповышения производительности

процессра:

1) совмешение отдельных этаповвыполнения последовательно

выбираемых команд и этапов выполненияопераций;

2) предвыборка и буферизация команди операндов;

3) введение нескольких операционныхустройств;

4) выбор алгоритмов ускоренноговыполнения операций;

5) специализация операционныхустройств;

6) введение в структуру буфернойпамяти (кэш-память);

7) повышение уровня системы команд(спецоперации).

Каждый способ влечет за собойувеличение обьема оборудования, а

значит и увеличение стоимости процессораи, следовательно, снижение

его эффективности, поэтому необходимооценивать целесообразность

использования каждого способа с учетомзатрат оборудования.

На рис.2 показаны временные диаграммы выполнениякоманды с

разбиением на этапы выполнения: ВК — выборка команды; РК — распаковка

команды; АО — вычисление адресаоперанда; ВО — выборка операнда;

ОП — выполнение операции; ЗР — записьрезультата. При этом отдельные

этапы (РК, АО) могут быть выполнены заодин такт, все другие этапы

могут потребовать для своего выполнениянескольких тактов. Совмещение

может выполняться только для этаповодинаковой длины; для случая,

когда длительность совмещаемых этаповразлична, длительность

выполнения этапа выбирается по самомубольшому времени выполнения.

Совмещение не может быть выполнено длявзаимозависимых команд, так

как выполнение следующей команды зависитот результата предыдущей

операции: операция перехода илииспользование результата как операнда

следующей операции.

Время выполнения выполнения командыпроцессором, при наличии

совмещения, определяется выражением:

Ткт = (N-Nc+1),

где Ткт — время выполнения команды (тактов);

N — количество тактов выполнения команды;

Nc — количество совмещенныхтактов.

Таким образом производительностьпроцессора определяется как

количеством тактов выполнения каждойкоманды и временем перехода

команд, так и количеством уровнейсовмещения обработки команд.

Метод совмещения выполнения командобеспечивает увеличение

пропускной способности устройств и приэтом не изменяет время

обработки отдельной команды. Поэтому,если среди команд встречаются

зависимые, то пропускная способностьпроцессора снижается на величину

определенную характером зависимостисовмещаемых команд. Зависимость

команд как бы уменьшает число уровней совмещения, а следовательно, и

пропускную способность процессора.

Следует учитывать, что совмещениевыполнения команд увеличивает

объем оборудования и усложняет схемыуправления тем сильнее, чем

больше число уровней совмещения.

При выборе структуры процессора ссовмещением выполнения команд

должно быть определено:

— количество независимыхисполнительных блоков;

— структура и алгоритмы работыисполнительных блоков;

— организация выполнения командпередачи управления;

— организация внутренней памятипроцессора;

— степень совместного использованияоборудования процессора в

разных режимах обработки иуправления.

На рис.3 представлена структурнаясхема процессора с полным

совмещением выполнения команд. Блок выборки команд (БВК) содержит

собственный сумматор для вычисленияадреса операнда. Буферы команд

предназначены для храненияпоследовательности исполняемых команд, в

том числе по двум альтернативнымнаправлениям для быстрого перехода.

Блок выборки операндов имеет раздельныерегистры адреса и опреранда,

что позволяет совмещать запрос навыборку и прием предыдущего

операнда. Буферная память операндовхранит последовательность

операндов и коды операций последовательноисполняемых команд.

Арифметико-логическое устройство (АЛУ)имеет регистры на входе и

выходе основного сумматора, чтопозволяет подавать новые операнды

одновременно с записью результатапредыдущей операции.

Сверхоперативная буферная памятьпозволяет сократить время

обращения к основной памяти до 2-хмашинных тактов.

Критерием эффективностиструктурного построения процессора для

всех моделей ЕС ЭВМ является отношениепроизводительности к

стоимости, т.е. достижение заданнойпроизводительности при наименьших

затратах оборудования.Технико-экономическая эффективность может быть

определена следующим образом:

Р = Пр/Ср (ком/с*руб),

где Пр — реальная производительностьпароцессора (млн.ком/с);

Ср — стоимость процессора(млн.руб).

В расчетах Ср учитываются толькоосновные устройства, указанные

в структуре. Проработка устройствауправления не производилась.

а) выполнение одиночной команды: Тк= Твк+Тво+Топ+Тзр+2*Тм

ВК РК АО ВО ОП ЗР

│----├────┼────┤----│════│----│

N такта: 1 2 3 4 5 6

б) выполнения команд с частичнымсовмещением:

Команды: Тк =Твк+Тво+Топ+Тзр

ВК РК АО ВО ОП ЗР

N │----├────┼────┤----│════│----│

│ │ │ │ │ ВК РК АО ВО ОП ЗР

N+1 │ │ │ │ │----├────┼────┤----│════│----│

│ │ │ │ │ │ │ │ │ ВК РК АО ВО

N+2 │ │ │ │ │ │ │ │ │----├────┼────┤----│

│ │ │ │ │ │ │ │ │ │ │ │ │

N такта: 1 2 3 4 5 6 7 8 9 10 11 12

в) выполнение команд в режимеполного совмещения:

Команды: Тк = Топ

ВК РК АО ВО ОП ЗР

N │----├────┼────┤----│════│----│

│ │ ВК │ РК │ АО │ ВО│ ОП │ ЗР

N+1 │ │----├────┼────┤----│════│----│

│ │ │ ВК │ РК │ АО │ ВО │ ОП │ ЗР

N+2 │ │ │----├────┼────┤----│════│----│

│ │ │ │ ВК │ РК│ АО │ ВО │ ОП │ ЗР

N+3 │ │ │ │----├────┼────┤----│════│----│

│ │ │ │ │ ВК │ РК │ АО │ ВО│ ОП │ ЗР

N+4 │ │ │ │ │----├────┼────┤----│════│----│

│ │ │ │ │ │ ВК │ РК │ АО │ ВО │ ОП │ ЗР

N+5 │ │ │ │ │ │----├────┼────┤----│════│----│

│ │ │ │ │ │ │ │ │ │

N такта: 1 2 3 4 5 6 </spa

еще рефераты

Еще работы по компьютерам и переферийным устройствам

Реферат по компьютерам и переферийным устройствам

Выборочные ответы к государственному экзамену факультета ВМС специальности 2201 "Вычислительные машины комплексы систем и сети"

29 Августа 2013

Реферат по компьютерам и переферийным устройствам

Запоминающие устройства

29 Августа 2013

Реферат по компьютерам и переферийным устройствам

Звуковые системы IBM PC

29 Августа 2013

Реферат по компьютерам и переферийным устройствам

Информационные потоки в ЭВМ. Алгоритм работы процессора

29 Августа 2013