Реферат: Вычислительные машины и системы

ВТОРОЙ СЕМЕСТР

ЛЕКЦИЯ N 1

ЗАПОМИНАЮЩИЕ УСТРОЙСТВА ЭВМ.

Запоминающие устройства классифицируют:

1. По типузапоминающих элементов (полупроводниковые, магнит-

ные, конденсаторные, оптоэлектронные, голографические, криоген-

ные).

2. Пофункциональному назначению (оперативные (ОЗУ), буферные

(БЗУ), сверхоперативные (СОЗУ), внешние (ВЗУ), постоянные(ПЗУ)).

3. По способуорганизации обращения (споследовательным поис-

ком, с прямым доступом, адресные, ассоциативные,стековые, мага-

зинные).

4. По характерусчитывания (с разрушением или без разрушения

информации).

5. По способухранения (статические или динамические).

6. По способуорганизации (однокоординатные, двухкоординатные,

трехкоординатные, двух/трехкоординатные).

ПАМЯТЬ ЭВМ — совокупность всех запоминающих устройств, вхо-

дящих в состав ЭВМ. Обычно в состав ЭВМ входитнесколько различ-

ных типов ЗУ.

Производительность и вычислительные возможности ЭВМ в значи-

тельной степени определяются составом и характеристикамиее ЗУ.

Основнымиоперациями в памяти в общем случаеявляются зане-

сение информации в память — запись и выборка информации из памя-

ти — считывание. Обе эти операции называются обращением к памяти

или, подробнее, обращением при считывании и обращением при запи-

си.

При обращениик памяти производится считывание или запись

некоторой единицы данных — различной для устройств разного типа.

Такой единицей может быть бит, байт, машинное слово илиблок дан-

ных.

Важнейшимихарактеристиками отдельных устройств памяти явля-

ются емкость памяти, удельная емкость, быстродействие.

ЕМКОСТЬ ПАМЯТИопределяется максимальным количеством данных,

которые могут в ней храниться. Емкость измеряется вдвоичных еди-

ницах (битах), машинных словах, но большей частью вбайтах.

УДЕЛЬНАЯЕМКОСТЬ есть отношение емкости ЗУ к его физическому

объему.

БЫСТРОДЕЙСТВИЕПАМЯТИ определяется продолжительностью опера-

ций обращения, т.е. временем, затрачиваемым на поиск единицы

информации в памяти и на ее считывание, или временем на поиск

места в памяти, предназначенного для хранения данной единицы ин-

формации, и на ее запись.

— 2 -

В некоторых устройствах памяти считываниеинформации сопро-

вождается ее разрушением (стиранием). В таком случае циклобраще-

ния должен содержать операцию восстановления (регенерации) счи-

танной информации на прежнем месте в памяти.

Таким образом,продолжительность обращения к памяти при счи-

тывании

t 4обр_с 0 = t 4дост_с 0 + t 4счит 0 +t 4рег 0,

где t 4дост_с 0 - промежуток времени междумоментом начала операции

считывания и моментом, когда становится возможным доступк данной

единице информации; t 4счит 0 — продолжительность самого физического

процесса считывания; t 4рег 0 — время, затрачиваемое на регенерацию

информации (равно нулю для ЗУ, которым регенерация нетребуется).

Продолжительность обращения при записи

t 4обр_з 0 = t 4дост_з 0 + t 4подг 0 +t 4зап 0,

где t 4дост_з 0 - промежуток времени междумоментом начала операции

записи и моментом, когда становится возможным доступ кзапоминаю-

щим элементам; t 4подг 0 — время подготовки, расходуемое на приведе-

ние в исходное состояние запоминающих элементов для записи

заданной единицы информации; t 4зап 0 — времязанесения информации.

В качествепродолжительности цикла обращения к памяти прини-

мается величина

t 4обр 0 = max(t 4обр_с 0,t 4обр_з 0).

Приняторазделять все запоминающие устройства на два основ-

ных типа: оперативные и внешние. Основным критерием для такого

разделения служит скорость доступа к информации.

ОЗУ(оперативное запоминающее устройство) - запоминающее

устройство, предназначенное для информации, непосредственно

участвующей в процессе выполнения операций, выполняемыхпроцессо-

ром. ОЗУ должно обеспечивать поступление новой информации в

процессор с той же скоростью, с какой он ее обрабатывает.

ВЗУ (внешнеезапоминающее устройство) — запоминающее устрой-

ство, предназначенное для длительного хранениямассивов информа-

ции и обмена ими с ОЗУ. Обычно строятся на базе магнитных носи-

телей информации. Само название этого класса устройств имеет

исторический характер и произошло от больших ЭВМ, в которых все

ВЗУ, как более медленные и громоздкие, размещались в собственном

корпусе, а не в корпусе основного модуля.

— 3 -

Внутренняяпамять ЭВМ организуется как взаимосвязанная сово-

купность нескольких типов ЗУ. В ее состав, кроме ОЗУ, могут

входить следующие типы ЗУ:

ПОСТОЯННОЕЗАПОМИНАЮЩЕЕ УСТРОЙСТВО (ПЗУ) — запоминающее уст-

ройство, из которого может производиться только выдачахранящейся

в нем информации. Занесение информации в ПЗУ производитсяпри его

изготовлении.

ПОЛУПОСТОЯННОЕ(ПРОГРАММИРУЕМОЕ) ЗУ (ППЗУ) — ЗУ, в котором

информация может обновляться с помощью специальнойаппаратуры пе-

ред режимом автоматической работы ЭВМ. Если возможномногократное

обновление информации, то иногда такое ППЗУ называютрепрограмми-

руемым (РППЗУ).

БУФЕРНОЕЗАПОМИНАЮЩЕЕ УСТРОЙСТВО (БЗУ) - запоминающее уст-

ройство, предназначенное для промежуточного хранения информации

при обмене данными между устройствами ЭВМ, работающими с различ-

ными скоростями. Конструктивно оно может быть частью любого из

функциональных устройств.

Местнаяпамять (cверхоперативное ЗУ, СОЗУ) — буферное запо-

минающее устройство, включаемое между ОЗУ и процессором или

каналами. Различают местную память процессора и местную память

каналов.

СТЕК (магазин)- специально организованоое ОЗУ, блокхране-

ния которого состоит из регистров, соединенных друг с другом в

цепочку, по которой их содержимое приобращении к ЗУ передается

(сдвигается) в прямом или обратном направлении.

Кеш-память — разновидность стека, в котором хранятся копии

некоторых команд из ОЗУ.

ВИДЕОПАМЯТЬ - область ОЗУ ЭВМ, в которой размещены данные,

видимые на экране дисплея.

АДРЕСНАЯ,АССОЦИАТИВНАЯ И СТЕКОВАЯ ОРГАНИЗАЦИЯ ПАМЯТИ

Запоминающееустройство, как правило, содержит множество

одинаковых запоминающих элементов, образующих запоминающий мас-

сив. Массив разделен на отдельные ячейки; каждая из них предназ-

начена для хранения двоичного кода, число разрядов в котором

определяется шириной выборки памяти (байт, машинное слово или

несколько слов). Способ организации памяти зависит от методов

размещения и поиска информации в запоминающем массиве. По этому

признаку различают адресную, ассоциативную и стековуюпамять.

— 4 -

АДРЕСНАЯ ПАМЯТЬ

При адреснойорганизации памяти размещение и поиск информа-

ции в запоминающем массиве основаны на использовании адреса

хранения слова. Адресом служит номер ячейки массива, в которой

это слово размещается.

Призаписи (или считывании) слова в запоминающий массив

инициирующая эту операцию команда должна указывать адрес, по

которому производится запись (считывание).

╔════════════════════╗

┌──────╨──────┐ ║

│ БУС │ ║

│ 0 n-1 │<┐ ║

└─────────────┘│ ║

^ │ ║

║ │ ║ ШИВх

┌───────┐ ┌─────┬──────╨──────┐│ ║ ║

│ k-1│ │ БАВ │ 0 ... n-1│ │ ║ ║

│ │ │ │ │ │ V V

ША │ │ │ │ . │ │ ┌─────────────┐

══════>│ РгА │═════> │ │ . ЗМ │ │ ┌─>│ РгИ │

│ │ │ │ . │ ││┌>│ 0 n-1│

│ │ │ │ │ │ ││└──────╥───╥──┘

│ 0 │ │ │ N-1 │ │ ││ ║ ║

└───────┘ └─────┴─────────────┘│ ││ ║ ║

ПрРгА ^ Выборка ^ ^ │ ││ ║ V

│┌────────────┘ ║ │ ││ ║ ШИВых

Обра- ┌───┴─┴─┐Считывание ║ │ ││ ║

щение │ ├────────────────────╫────────┘││ ║

──────>│ │ ПрРгИ ║ ││ ║

│ ├────────────────────╫──────────┘│ ║

Опе- │ БУП │ ПрШИВых ║ │ ║

рация │ ├────────────────────╫───────────┘ ║

──────>│ │ Запись ┌──────╨──────┐ ║

│ ├────────────>│ БУЗ │ ║

└───────┘ │ 0 n-1 │ ║

└─────────────┘ ║

^ ║

╚════════════════════╝

Типичнаяструктура адресной памяти содержит запоминающий

массив из N n-разрядных ячеек (обычно n равно 1, 4, 8 или16) и

его аппаратурное обрамление, включающее регистр адреса РгА,

имеющий k разрядов (k больше или равно логарифму пооснованию 2

от N), информационный регистр РгИ, блок адресной выборки БАВ,

блок усилителей считывания БУС, блок разрядных усилителей-форми-

рователей сигналов записи БУЗ и блок управления памятьюБУП.

— 5 -

По коду адреса в регистре адреса блок адресной выборки

формирует в соответствующей ячейке памяти сигналы, позволяющие

произвести считывание или запись слова в ячейку.

Цикл обращенияк памяти инициируется поступлением в блок

управления памятью сигнала «Обращение». Общаячасть цикла обраще-

ния включает в себя:

1) прием врегистр адреса с шины адреса ША адреса обращения;

2) прием блокомуправления и расшифровку управляющего сигнала

«Операция», указывающего вид операции (считывание или запись).

Далее, присчитывании:

3) блок адреснойвыборки дешифрирует адрес и посылает сигналы

считывания в заданную ячейку, при этом кодзаписанного в ячейке

слова считывается усилителями считывания и передаетсяв информа-

ционный регистр РгИ;

4) в памяти сразрушающим считыванием (при считывании все запо-

минающие ячейки устанавливаются в нулевое состояние)производится

регенерация информации в ячейке путем записи в нееиз информаци-

онного регистра РгИ считанного ранее слова;

5) считанное слово выдается из информационного регистра на

выходную информационную шину ШИВых.

При записи:

3) производитсяприем записываемого слова с выходной информаци-

онной шины ШИВх в информационный регистр;

4) блок адресной выборки производит выборку и очистку ячейки,

заданной в регистре адреса (в памяти с разрушающим считыванием

для этого производится считывание без записи в информационный

регистр);

5) в выбраннуюячейку записывается слово из информационного

регистра.

Блокуправления БУП генерирует необходимые последователь-

ности управляющих сигналов, инициирующих работу отдельных узлов

памяти.

АССОЦИАТИВНАЯ ПАМЯТЬ

В памяти этого типа поиск нужной информациипроизводится не

по адресу, а по еесодержанию (по ассоциативному признаку). При

этом поиск по ассоциативному признаку (или последовательно по

отдельным его разрядам) происходит параллельно во времени для

всех ячеек запоминающего массива. Во многих случаяхассоциативный

поиск позволяет существенно упростить и ускорить обработку дан-

ных. Это достигается за счет того, что в памяти этоготипа опера-

ция считывания информации совмещена с выполнением рядалогических

операций.

Память этоготипа применяется в специализированных вычисли-

тельных машинах — машинах баз данных.

— 6 -

СТЕКОВАЯ ПАМЯТЬ

Стековаяпамять, как и ассоциативная, являетсябезадресной.

В стековой памяти ячейки образуют одномерный массив, в котором

соседние ячейки связаны друг с другом разрядными цепями передачи

слов. Запись нового слова производится в верхнюю ячейку (ячей-

ку 0), при этом все ранее записанные слова сдвигаются вниз, в

соседние ячейки с большими на 1 номерами. Считывание возможно

только из верхнейячейки памяти. Если производитсясчитывание с

удалением, все остальные слова в памяти сдвигаются в верх, в

ячейки с меньшими номерами. В этой памяти порядоксчитывания слов

соответствует правилу FIFO: последним поступил, первымобслужива-

ется. В ряде устройств рассматриваемого типа предусматривается

также операция простого считывания слова из нулевой ячейки без

его удаления и сдвига слов в памяти.

Иногдастековая память снабжается счетчиком стека, показыва-

ющим количество занесенных в память слов.

Ввычислительных машинах часто стековую память организуют,

используя адресную память и специальный регистр — указатель сте-

ка.

ВТОРОЙ СЕМЕСТР

ЛЕКЦИЯ N 2-3

2СТРУКТУРЫ АДРЕСНЫХ ЗАПОМИНАЮЩИХ УСТРОЙСТВ

Типиспользуемых запоминающих элементов определенным образом

влияет на структуру памяти, в результате чего существует большое

разнообразие структур ЗУ.

Совокупностьопределенным образом соединенных запоминающих

элементов (ЗЭ) образует запоминающую матрицу (массив) ЗМ, где

каждый запоминающий элемент хранит бит информации.

Запоминающийэлемент должен реализовывать следующие режимы

работы:

1) хранениесостояния;

2) выдача сигналасостояния (считывание);

3) запись 0 или1.

К запоминающимэлементам должны поступать управляющие сигна-

лы для задания режима работы, а также информационный сигнал при

записи. При считывании запоминающий элемент должен выдавать

сигнал о своем состоянии.

Запоминающиймассив имеет систему адресных и разрядных линий

(проводников). Адресные линии используются для выделения по

адресу совокупности запоминающих элементов, которым устанавлива-

ется режим считывания или записи. Выделение отдельных разрядов

осуществляется разрядными линиями, по которым передается записы-

ваемая или считываемая информация.

Запоминающиеустройства строятся из специальных запоминающих

элементов, для которых характерно использование троичныхсигналов

и совмещение линий входных и выходных сигналов.

Адресные иразрядные линии носят общее название линий выбор-

ки. В зависимости от числа таких линий, соединенных содним запо-

минающим элементом различают двух-, трехкоординатные ЗУ и т.д.,

называемые соответственно 2D, 3D и т.д.

Запоминающие устройства типа 2D

Организация ЗУтипа 2D обеспечивает двухкоординатную выборку

каждого запоминающего элемента. Основу ЗУ составляетплоская мат-

рица из запоминающих элементов, сгруппированых в 2 5k 0 ячеек по n

разрядов. Обращение к ячейке задается k-разряднымадресом, выде-

ление разрядов производится разрядными линиями записии считыва-

ния.

— 2 -

ШИВых

┌────────────────╨────────────────┐

│0 n-1│

│ УсСч │

└─┬──────────────┬──────────────┬─┘

0 5│ 0 ... j 5│ 0 ... n-1 5│

5┌──────┤ 0 5┌──────┤ 0 5┌──────┤

5┌─┴─┐ │ 0 5┌─┴─┐ │ 0 5┌─┴─┐ │

5│ 0ЗЭ 5│ 0< 5─┐│ 0… 5│ 0ЗЭ 5│ 0< 5─┐ │ 0… 5│ 0ЗЭ 5│ 0< 5─┐ │

5└───┘ │ │ 0 5└───┘ │ │ 0 5└───┘ │ │

5┌──────┐ 00 5 0^ 5 │ │ 0 5 0^ 5 ││ 0 5 0^ 5 0│ 5 │

5│0 ├────────┴────┼─┼───────┴────┼─┼─────── 0┘ │ │

5│ │ . │ │ 0 5 . │ │ 0 5 . │ 0│

5│ │ 0. 5 . │ │ 0 5 . │ │ 0 5 . │ │

5│ │ 0. 5 ┌────┼─┤ 0 5 ┌────┼─┤ 0 5 ┌────┼─┤

5│ │ 0. 5 ┌─┴─┐ │ │ 0 5┌─┴─┐ │ │ 0 5┌─┴─┐ │ │

5│ │ 0 5 │ 0ЗЭ 5 │ 0< 5─┤│ 0… 5│ 0ЗЭ 5│ 0< 5─┤ │ 0… 5│ 0ЗЭ 5 │ 0< 5─┤ │

5│ │ └───┘ │ │ 0 5└───┘ │ │ 0 5└───┘ │ │

Адрес 5│ │ 0i 5 0^ 5 │ │ 0 5 0^ 5 │ │ 0 5 0^ 5 │ 0│

══════> 5│ 0АдрФ 5├────────┴────┼─┼───────┴────┼─┼─────── 0┘ │ │

5│ │ . │ │ 0 5 . │ │ 0 5 . 0│ 5 0│

5│ │ 0. 5 . │ │ 0 5 . │ │ 0 5 . 0│ 5 │

5│ 0 5│ 0. 5 ┌────┼─┘ 0 5 ┌────┼─┘ 0 5 ┌────┼─┘

5│ 0 5│ 0. 5 ┌─┴─┐ │ 0 5┌─┴─┐ │ 0 5┌─┴─┐ │

5│ 0 5│ 0 5 │ 0ЗЭ 5 │ 0< 5─ 0┤ … 5│ 0ЗЭ 5│ 0< 5─ 0┤ … 5│ 0ЗЭ 5│ 0< 5─ 0┤

5│ 0 5│ └───┘ 0 │ 5└───┘ 0 │ 5└───┘ 0 │

5│ 0 5│ 02 5k 0-1 ^ │ ^ │ ^ │

5│ 0k-1 ├ 5────────┴──── 0┼─────── 5──┴──── 0┼─────── 5── 0┘ │

└──────┘ │ │ │

^ ^ 0│ .. . j│ .. . n-1│

│ │ ┌─┴──────────────┴──────────────┴─┐

│ │ │ УсЗап │

│ │ │0 n-1│

Зап Чт └─────────────────────────────────┘

║

ИнфВх

Адрес ячейки i поступает на схему адресного формирователя

АдрФ, управляемого сигналами «Чтение» и«Запись». Основу адресно-

го формирователя составляет дешифратор с 2 5k 0выходами, который при

поступлении на его входы адреса формирует сигнал длявыборки

линии i. При этом под действием сигнала «Чтение» формируется

сигнал, настраивающий запоминающий элемент на выдачу сигнала

состояния, а под действием сигнала«Запись» — соответственно на

запись.

Выделениеразряда j в i-ом слове производится второй коорди-

натной линией. При записи по линии j от усилителя записипоступа-

ет сигнал, устанавливающий выбранный для записи элемент в 0

или 1. При считывании на усилитель считывания по линии jпоступа-

ет сигнал о состоянии элемента.

Используемые запоминающие элементы должны допускать объеди-

нение выходов для работы на общую линию с передачей сигналов

только от выбранного элемента.

— 3 -

Каждаяадресная линия передает три значения сигнала:

1) выборка призаписи,

2) выборка присчитывании,

3) отсутствиевыборки.

Каждаяразрядная линия записи передает в запоминающий эле-

мент записываемый бит информации, а разрядная линия считывания -

считываемый бит информации. Линии записи и считывания могут быть

объединены в одну при использовании элементов, допускающих объ-

единение выхода со входом записи. Совмещение функций записи и

считывания на разрядной линии широко используется в современных

полупроводниковых ЗУ.

Запоминающиеустройства типа 2D являются быстродействующими

и достаточно удобными для реализации. Однако они неэкономичны по

объему оборудования из-за наличия дешифратора с большим числом

выходов. Поэтому структура 2D применяется только вЗУ небольшой

емкости.

СТРУКТУРЫ АДРЕСНЫХ ЗАПОМИНАЮЩИХ УСТРОЙСТВ

Запоминающие устройства типа 3D

Некоторыезапоминающие элементы имеют не один, адва входа

выборк. Чтобывыполнялась операция выборки, требуется наличие

сигнала выборки на обеих входах. Использование таких элементов

позволяет строить ЗУ с трехкоординатным выделением ячеек.

Запоминающиймассив ЗУ типа 3D представляет собой прост-

ранственную матрицу, составленную из n плоских матриц, представ-

ляющих собой запоминающий массив для отдельных разрядов ячеек

памяти. Запоминающие элементы для разрядасгруппированы в квад-

ратную матрицу.

— 4 -

ИнфВых

┌──────────╨──────────┐

│ УсСч │

└─┬────────┬────────┬─┘

0│ ... j│… n-1│

├─────┐ ┌─────┬───────┬─────┐

│ │ │┌────┼───────┼┐ │

│ 5┌─┴─┐ 0 ││ 5┌─┴─┐ 0││ 5┌─┴─┐

│┌─> 5│ 0ЗЭ 5│ 0< 5─┐ 0..│├─> 5│ 0ЗЭ 5│ 0< 5─┐ 0..│├─> 5│ 0ЗЭ 5│ 0< 5─┐

││ 5└───┘ │ 0 ││ 5└───┘ │ 0││ 5└───┘ │

5┌── 0── 5───┐ 00 5 0││ 5 0^ 5 │ 0 ││ 5 0^ 5 │ 0││ 5 0^ 5 0│

5│0 0 5 ├─── 0┼┼ 5────┴────┼─ 0─┼┼ 5────┴────┼ 0──┼┼─ 5─── 0┘ │

5│ 0 5 │ 0. 5 0││ 5 0: 5 0│ 5 0││ 5 0: 5 0│ 5 0││ 5 0: 5 0│

5│ 0 5 │ 0.├┼────┐ │ ├┼────┐ │ ├┼────┐ │

5│ 0 5 │ 0. 5 0││ 5 ┌─┴─┐ 0│ 5 0││ 5┌─┴─┐ 0│ 5 0││ 5┌─┴─┐ 0│

5│ 0 5 │ 0 5 0│├─> 5│ 0ЗЭ 5 │ 0< 5─┤ 0..│├─> 5│ 0ЗЭ 5│ 0< 5─┤ 0..│├─> 5│ 0ЗЭ 5│ 0< 5─┤

5│ 0 5 │ 0││ 5 └───┘ │ 0 ││ 5└───┘ │ 0││ 5└───┘ │

Адрес 5│ 0 5 │ 0i' 5 0││ 5 0^ 5 │ 0 ││ 5 0^ 5 │ 0││ 5 0^ 5 │

══════> 5│ 0АдрФ1 5├─── 0┼┼ 5────┴────┼ 0─ 5─ 0┼┼─ 5───┴────┼─ 0─┼┼── 5── 0┘ │

5│ 0 5 │ 0││ 5 0: 5 │ 0 ││ 5 0: 5 │ 0││ 5 0: 5 0│

5│ 0 5│ 0.├┼────┐ │ ├┼────┐ │ └┼────┐ │

еще рефераты

Еще работы по компьютерам и переферийным устройствам

Реферат по компьютерам и переферийным устройствам

Интерфейсные БИС, параллельный и последовательный в/в, сопроцессор в/в, наиболее известные БИС, Модемы, протоколы обменами данных

29 Августа 2013

Реферат по компьютерам и переферийным устройствам

Искусственный интеллект

29 Августа 2013

Реферат по компьютерам и переферийным устройствам

Краткий конспект лекций по Теории тестирования аппаратных и программных средств

29 Августа 2013

Реферат по компьютерам и переферийным устройствам

Методичний посібник до курсового проекту з дисципліни "Цифрові обчислювальні машини"

29 Августа 2013