Реферат: Шифраторы, дешифраторы, триггеры

Министерство Высшего и Среднего Специального

Образования Республики Узбекистан

Наманганский Инженерно-Педагогический Институт

Факультет:«Информатика»

Кафедра: «Информатика и Информационные Технологии»

ЛАБОРАТОРНАЯ РАБОТА

На тему: «Шифраторы,дешифраторы, триггеры»

Выполнил:

Студент группы 4-ИАТ-2000

Черкасов Андрей Викторович

Наманган-2003

ШИФРАТОРЫ ИДЕШИФРАТОРЫ

ВЭВМ, а также в других устройствах дискретной техники часто возникаетнеобходимость в преобразовании n-разрядного двоичного кода в одноразрядный код с основанием Е=2n или обратногопреобразования. Логические устройства, осуществляющие такие преобразования,называются соответственно дешифраторами и шифраторами. Ниже рассмотрим примерыпостроения шифраторов и дешифраторов на ПЭ (пороговые элементы) и ФН (формальные нейроны).

Сначаларассмотрим схемы дешифратора. Для преобразования n-разрядного двоичного кодадешифратора обычно строится на 2n клапанах (элемент И), каждый из которых имеет n выходов. На входыклапанов подаются наборы двоичных переменных (аргументы), причём прямыезначения переменных снимаются с единичных выходов соответствующих триггеров, аинверсные значения – с нулевых выходов. Если n небольшое число, то схемаполучается однокаскадной и для построения такого дешифратора, требуются ровно 2n элементов. Если же n большое, а число входов клапана ограничено, то схемаполучается многокаскадной(многоступенчатой) и для построения такого дешифратора требуется значительное количество элементов.

<img src="/cache/referats/13627/image004.jpg" align=«left» hspace=«12» v:shapes="_x0000_s1030"> Аналогичное положение имеет место и в случае построения дешифраторов на ПЭ и ФН. Для построениядешифратора на ПЭ в простейшем случае можно взять ПЭ, реализующий функцию И, и построить схему,полностью идентичную схеме на клапанах. При этом пользуются как прямые, так иинверсные значения аргументов, так как дешифратор реализует систему функций

<img src="/cache/referats/13627/image005.gif" v:shapes="_x0000_s1031"><img src="/cache/referats/13627/image007.gif" v:shapes="_x0000_i1025"> (1-1)

Рис. 1. Синхронный Рис. 2. Асинхронный

дешифратор на три дешифратор на три

входа входа

<img src="/cache/referats/13627/image008.gif" align=«left» hspace=«12» v:shapes="_x0000_s1032"> Приувеличении разрядности дешифрируемого двоичного кода, чтобы построитьодноступенчатую схему, элемент придётся усложнить.

Так, если <img src="/cache/referats/13627/image010.gif" v:shapes="_x0000_i1026">

Нарисунке 1 показана схема трёхвходового дешифратора на ПЭ. Характернаяособенность этого дешифратора в том, что он использует только прямые значенияаргументов и работает по синхронному принципу. Если на шину С поданвысокий потенциал, то дешифратор открыт и работает надлежащим образом; если жена этой шине имеется низкий потенциал, соответствующий логическому 0, тодешифратор закрыт (блокирован) и на всехего выходах имеются нули. Очевидно, если убрать шину синхроимпульсов и снизитьпороги элементов на единицу, то получим асинхронный дешифратор с выходнымидвухвходовыми элементами.

<img src="/cache/referats/13627/image012.jpg" align=«left» hspace=«12» v:shapes="_x0000_s1039"><img src="/cache/referats/13627/image014.jpg" align=«left» hspace=«12» v:shapes="_x0000_s1038"><img src="/cache/referats/13627/image016.jpg" align=«left» hspace=«12» v:shapes="_x0000_s1037"> На рисунке 2 показан другой вариантасинхронного двоично-восьмеричного дешифратора, в котором используются толькопрямые значения аргументов. Однако недостатком, как этой, так и предыдущейсхемы можно считать то, что в них используются разнотипные элементы.

Рис. 5. Синхронный восьмерично-двоичный шифратор на МЭ

Рис. 6. Электрическая схема восьмерично-двоичного шифратора на переключателях тока

Рис. 4. Асинхронный

Восьмерично-двоичный шифратор

<img src="/cache/referats/13627/image019.gif" align=«left» hspace=«12» v:shapes="_x0000_s1040"><img src="/cache/referats/13627/image021.jpg" align=«left» hspace=«12» v:shapes="_x0000_s1033"> При использовании многовходовых ПЭ спрямым и инверсным выходами дешифратор можно построить на однотипных элементах.На рисунке 3 показан двоично-восьмеричный дешифратор, построенный на однотипныхПЭ, каждый из которых имеет четыре входа с весами +1 и один вход с весом –1,порог +2, прямой и инверсный выходы.Необходимые функции дешифратора (1-1) этим элементом реализуются путёмподключения некоторых входов к постоянным логическим уровням 0 или 1 и снятияинформации с прямого или инверсного выхода элемента.

Многоступенчатыедешифраторы на ФН и ПЭ строятся точно так же, как на булевых элементах. Поэтомуих не будем рассматривать.

Рис. 3. Асинхронный

дешифратор на однотипных ПЭ

входа входа

<img src="/cache/referats/13627/image022.gif" align=«left» hspace=«12» v:shapes="_x0000_s1034"> Вряде случаев с целью экономии оборудования выгодно дешифратор реализовать не настандартных логических элементах, а в виде специальной схемы, помещаемой водном корпусе.

Шифраторвыполняет противоположную дешифратору функцию, то есть преобразуетодноразрядный код с основанием Е=2n в n-разрядный двоичный код. Припостроении шифратора на ПЭ и ФН можноиспользовать элементы, реализующие функцию ИЛИ, с прямыми и инверснымивыходами. На рисунке 4 показан пример такого восьмерично двоичного шифратора.

Нарисунке 5 показан шифратор, построенный на мажоритарных элементах «2 или болееиз 3». Выходы МЭ (мажоритарные элементы) попарно объединены, т.е. на выходахреализована операция ИЛИ по высокому уровню (монтажное ИЛИ). Этот шифратор работает по синхронномупринципу, то есть двоичный код появляется на его выходе только при поступлениисинхроимпульса.

Припостроении многовходового шифратора, как и в случае булевых элементов, можноиспользовать многовходовые сборки или построить многоступенчатую схему.

Рис 2-2. Синхронные RS-триггеры

Рис. 2-1. Асинхронные RS-триггеры

<img src="/cache/referats/13627/image026.gif" align=«left» hspace=«12» v:shapes="_x0000_s1045" v:dpi=«96»><img src="/cache/referats/13627/image028.jpg" align=«left» hspace=«12» v:shapes="_x0000_s1043"> Учитывая возможности современнойинтегральной технологии, шифраторы выгоднее реализовать не на логическихэлементах, а в виде специальной микросхемы. При этом получается большой выигрышв оборудовании. На рисунке 6 приведена электрическая схема шифратора, котораяпригодна для интегрального исполнения и совместима со схемами нейронныхэлементов.

ТРИГГЕРЫ

Существуютразличные типы триггеров на потенциальных элементах: RS-триггеры (синхронные и асинхронные),D-триггеры типовLatche и Edge, RST-, D-, и JK-триггеры типаведущий-ведомый (Master-Slave) и так далее.Рассмотрим примеры построения таких триггеров на НЛЭ (нейронные логические элементы).

Функцию асинхронного RS-триггера аналитически можно описатьследующим образом: <img src="/cache/referats/13627/image030.gif" v:shapes="_x0000_i1027"><img src="/cache/referats/13627/image032.gif" v:shapes="_x0000_i1028"><img src="/cache/referats/13627/image034.gif" v:shapes="_x0000_i1029">p=0,если <img src="/cache/referats/13627/image036.gif" v:shapes="_x0000_i1030">R=1, S=1 является запрещённой,то есть <img src="/cache/referats/13627/image038.gif" v:shapes="_x0000_i1031">R≡x1S≡x2, Q(t)≡x3, Q(t+1)=F, получим:

Изображаяэту функцию в виде точечной диаграммы, а затем преобразуя её в пороговуюдиаграмму и синтезируя ФНО по алгоритму синтеза ФН, получим простейшую схему RS-триггера, показаннуюна рисунке 2-1а. Нетрудно проверить, что при отсутствии сигналов R и S (R=S=0)единичное состояние триггера, то есть возбуждённое состояние нейрона, устойчивоблагодаря обратной связи с прямоговыхода. Нулевое состояние триггера также устойчиво, так как оно соответствуетневозбуждённому состоянию нейрона. При поступлении сигнала R=1 или S=1 состояние нейрона,следовательно, состояние триггера изменяется.

Пофункции(2-2) можно синтезировать также другие варианты RS-триггера на ФНР, ФНЗ или ФНО, ноони не проще данной схемы.

Допустимв триггере разрешается комбинация R=S=1, тоесть p=1. Тогда из(2-1) будем иметь: <img src="/cache/referats/13627/image030.gif" v:shapes="_x0000_i1033">

Пользуясьалгоритмом синтеза оптимального нейрона, получим простейший ФН, реализующий этуфункцию, то есть схему RS-триггера,которая показана на рисунке 2-1б. Как видно, здесь вместо ФН получен ПЭ. Однакопри технической реализации этот ПЭ требует больше компонентов (транзисторов ирезисторов), чем ФН, показанный на рисунке 2-1а, так как ПЭ имеет трисинаптических входа, а ФН — два (один синаптический вход требует четырекомпонента). Элемент ИЛИ в ФН добавляет на синаптический вход всего одинтранзистор.

Еслиполученную согласно (2-3) точечную диаграмму подвергать преобразованию типа Px1←→x1 – то получим новуюточечную диаграмму, по которой, синтезируя минимальный нейрон, получим схему RS-триггера, показаннуюна рисунке 2-1в. Как видно, здесь уже требуется один МЭ «2 или более из 3». В этой схеме вход R работает по негативнойлогике, то есть логической единице соответствует низкий потенциал.

Работусинхронного RS-триггерааналитически можно представить следующей системой функций:

<img src="/cache/referats/13627/image041.gif" v:shapes="_x0000_s1047"><img src="/cache/referats/13627/image043.gif" v:shapes="_x0000_i1034"> (2-4)

где логическая переменная С соответствует синхроимпульсу.Каждая из этих формул представляет функцию трёх переменных и выражаетсясоответствующей точечной диаграммой.

СинтезируяФН, реализующие эти функции, получим два идентичных ПЭ с весами +1, +1, +2 ипорогом +2. Оба эти ПЭ имеют общую входную переменную С, а по другим аргументамотличаются. Соединяя эти два ПЭ в соответствии с (2-4), получим схемусинхронного RS-триггера,показанную на рисунке 2-2б. Если по функции (2-5) синтезировать ФНО, тополучается нейрон с аналогичной структурой и другой полярностью синхроимпульса.Здесь и далее принимается, что вход (синапс) НЛЭ возбуждён, если на него поданвысокий уровень потенциала.

Рис. 2-3. Простые RSD-триггеры (защёлки)

<img src="/cache/referats/13627/image044.gif" align=«left» hspace=«12» v:shapes="_x0000_s1049"><img src="/cache/referats/13627/image046.jpg" align=«left» hspace=«12» v:shapes="_x0000_s1048"> На рисунке 2-3 приведены схемыпростых D-триггеровс R и S входами на ПЭ и ФН. Схемы построенытаким образом, что в них полностью отсутствует соревнование (гонка) сигналов. Всхемах входы R и S работают по асинхронномупринципу, а информационный сигнал D записывается в триггер только при поступлении синхроимпульса. Всхеме рисунка 2-3а, вход Rработает по негативной логике, т.е. в нормальных условиях при отсутствии сигнала Уст. 0на входе R имеетсявысокий уровень потенциала. Здесь используются как прямые, так и инверсныезначения синхроимпульсов. В схеме рисунка 2-3б, прямым выходом триггера служитинверсный выход нейрона. Наиболее простой с точки зрения технической реализацииявляется схема рисунка 2-3б.

Рассмотримработу схемы рисунка 2-3б. При отсутствии входных сигналов схема можетнаходиться в одном из двух устойчивых состояний – нейрон возбуждён (Q=0) и не возбуждён (Q=1). При Q=0, благодаря обратнойсвязи, суммарная активность (σ) синапсов равна +2 или +1 в зависимости оттого, что имеется на информационном входе D. Поскольку <img src="/cache/referats/13627/image048.gif" v:shapes="_x0000_i1035">

ДопустимQ=1, D=0б то есть нейрон невозбуждён и на информационном входе имеется низкий потенциал. При поступлениисинхроимпульса в нейроне возбуждаются два синапса с весами +2 и –1. Поскольку <img src="/cache/referats/13627/image050.gif" v:shapes="_x0000_i1036">С) в триггер записывается информация 0, имеющая на входеD. Если кмоменту поступления следующего синхроимпульса информация на входе D не изменяется, тосостояние 0 триггера также не изменится. Допустим теперь информация на входесменилась (D=1).Тогда, поскольку С отсутствует, состояние триггера не изменяется, таккак в нейроне снова возбуждены двасинапса с весами –1 и +2 и <img src="/cache/referats/13627/image052.gif" v:shapes="_x0000_i1037">С в нейроне оказываются возбуждённымивсе три синапса и, поскольку <img src="/cache/referats/13627/image054.gif" v:shapes="_x0000_i1038">

Вэтой схеме, если на информационный вход триггера подавать сигнал<img src="/cache/referats/13627/image056.gif" v:shapes="_x0000_i1039"> и поменять местамивыходы, получится D-триггер,информационный вход которого работает по негативной логике.

Рассмотримтриггеры со счётными входами, или так называемые Т-триггеры. Впростейшем случае Т-триггер можно построить на двух RS-триггерах типа рисунка 2-2а, с добавлением некоторыхвходов или вентилей, как это делается обычно при построении Т-триггерана булевых элементах. Однако при этом потребуются 4-6 элементов, то есть схемаполучается сложной.

Нарисунке 2-4 показана схема счётного триггера, построенная на трёх мажоритарных элементах. Для работы в счётном режиме на управляющие входы y1 и y2 подаётсяпостоянно высокий уровень потенциала 1. При каждом поступлении счётного сигналаТ выход Q-триггерапереключается в противоположное состояние, причём рабочим перепадом являетсяотрицательный перепад счётного сигнала, то есть триггер работает по принципу Master-Slave, МЭ1 и МЭ2образуют ведущий триггер, а МЭ3-ведомый. На рисунке 2-4справа показана временная диаграмма работы триггера. Максимальная частотапереключения этого триггера в счётном режиме равна: <img src="/cache/referats/13627/image058.gif" v:shapes="_x0000_i1040">

Рис. 2-5. T-триггеры типа MS на ФН

<img src="/cache/referats/13627/image059.gif" align=«left» hspace=«12» v:shapes="_x0000_s1053"><img src="/cache/referats/13627/image061.jpg" align=«left» hspace=«12» v:shapes="_x0000_s1052">Т- и RST-триггеров, построенных на двух ФНР и ФНО соответственно.Обе схемы работают согласно временной диаграмме, приведённой на рисунке 2-5внизу. Верхний нейрон Нм реагирует на положительный перепадсчётного сигнала и называется ведущим (Master) элементом, а нижний нейрон Нs реагирует наотрицательный перепад счётного сигнала и называется ведомым (Slave) элементом. Ведомый нейрон Нs напоминаетпредыдущее состояние триггера на время, равное длительности запускающегосигнала. Это свойство схемы в некоторый момент времени содержать в себеинформацию как о текущем, так и о предыдущем состоянии – очень важно. Как будетпоказано далее, оно широко используется при построении логических устройств натаких триггерах.

Рассмотримработу триггера рисунка 2-5а. Допустим, что триггер находится в состоянии 0, тоесть Q’=Q=0, и на вход Тпоступает сигнал (высокий потенциал). Этот сигнал возбуждает нейрон Нмчерез синапс с весом +1, а нейрон Нs остаётся в невозбуждённомсостоянии, поскольку в нём до переключения Нм возбуждены двасинапса с весами +1 и –2 и суммарная активность<img src="/cache/referats/13627/image063.gif" v:shapes="_x0000_i1041">Нм возбуждены всетри синапса с весами +1 и –2 и суммарная активность<img src="/cache/referats/13627/image065.gif" v:shapes="_x0000_i1042">Т стоит высокийпотенциал, Нм находится в возбуждённом состоянии, а Нs – вневозбуждённом. После снятия сигнала на входе Т (подан низкий потенциал)нейрон Нsтакже переходит в возбуждённое состояние благодаря синапсу, связанному свыходом Q’, а нейрон Нмне изменяет своего состояния. Следовательно, за один период входного сигналатриггер переключается полностью из состояния 0 в состояние 1. Обратноепереключение из состояния 1 в состояние 0 происходит аналогичным образом.

Максимальноебыстродействие триггера на рисунке 2-5 в счётном режиме равно: <img src="/cache/referats/13627/image067.gif" v:shapes="_x0000_i1043"><img src="/cache/referats/13627/image069.gif" v:shapes="_x0000_i1044">R — и S — входытриггера работают по асинхронному принципу.

Рис. 2-6. D-триггер типа MSс парафазным входом

<img src="/cache/referats/13627/image070.gif" align=«left» hspace=«12» v:shapes="_x0000_s1055"><img src="/cache/referats/13627/image072.jpg" align=«left» hspace=«12» v:shapes="_x0000_s1054"> На рисунке 2-6 показанведущий-ведомый (Master-Slave) D-триггер (далее будем называть MSD-триггером) с парафазным входом и временная диаграмма его работы. При поступлении синхроимпульсаего положительный перепад записывает информацию D в ведущем нейроне Нм,при этом состояние ведомого нейрона остаётся прежним. Отрицательный перепадсинхроимпульса, состояние ведущего нейрона записывает в ведомом нейроне Нs. Как видно,информация на выходе этого триггера появляется с задержкой, равной длительности синхроимпульса. Поэтому этоттриггер иногда называют также задержанным D-триггером в отличие от простого D-триггера.

Какизвестно, универсальным типом триггера является JK-триггер, который может работатькак в режиме синхронного RS-триггера,так и в режиме Т-триггера и MSD-триггера. Рассмотренный на рисунке 2-4 Т-триггерможно превратить в JK-триггер,если на управляющие входы y1и y2подать сигналы J и K соответственно, а на вход Тподать синхроимпульсы. Если же на вход у1 подать сигнал D, а на вход y2 — сигнал<img src="/cache/referats/13627/image056.gif" v:shapes="_x0000_i1045">MSD-триггер с парафазным входом.

<img src="/cache/referats/13627/image074.jpg" align=«left» hspace=«12» v:shapes="_x0000_s1056"> На рисунке 2-7 приведена схема JK-триггера на ИЛИ –нейронах. Хотя в схеме используются прямое и инверсное значения тактирующегосигнала, но соревнование (гонка) сигналов полностью отсутствует. При J=K=1 тактирующий сигнал не влияет натриггер. Если J=K=0 или эти входыобъединены с входом <img src="/cache/referats/13627/image076.gif" v:shapes="_x0000_i1046">Т-триггер. В остальных случаях тактирующий сигнал записывает входнуюинформацию в триггер, причём снова верхний нейрон является ведущим, а нижний — ведомым.

Рис. 2-7. JK-триггер

типа MSна ФНО

<img src="/cache/referats/13627/image077.gif" align=«left» hspace=«12» v:shapes="_x0000_s1057"> Рассмотрим работу приведённого JK-триггера. В исходномсостоянии отсутствует тактирующий сигнал, то есть C=0, а <img src="/cache/referats/13627/image079.gif" v:shapes="_x0000_i1047">Q=Q’=0. Нм невозбуждён, так как в нём возбуждены один положительный и один отрицательныйвходы, сумма весов которых меньше порога (+1). Следовательно, состояние Нмустойчивое. В Нsвозбуждён отрицательный вход, связанный с <img src="/cache/referats/13627/image081.gif" v:shapes="_x0000_i1048">Нs также устойчивое.

Аналогичнымобразом устойчиво также единичное состояние триггера, когда Q=Q’=1, благодаря обратным связям спрямых выходов нейронов к своим же положительным входам.

Приотсутствии тактирующего сигнала (С=0) изменение информации на входах J и K не влияет на триггер. Допустимтриггер находится в состоянии 0 и J=1, K=0.Пока С=0, то есть <img src="/cache/referats/13627/image079.gif" v:shapes="_x0000_i1049">Jне действует на положительный вход Нм, связанный с элементомИЛИ, остаётся возбуждённым, так как J=1, а тормозящий вход гасится, так как К=0. Врезультате Нм возбуждается, то есть Q’=1. Этот сигнал не можетвозбуждать Нsпока С=1. При снятии тактирующего сигнала высокий потенциал выхода Q’ поддерживает Нмв возбуждённом состоянии и одновременно возбуждает Нs, то естьполучается Q=1.

Такимобразом, положительный перепад тактирующего сигнала переключает Нм, а отрицательный перепад – Hs. В итогепосле одного тактирующего импульса триггер переключается из состояния 0 всостояние 1.

Рис. 2-8. Вариант JK-триггера на ФНР

<img src="/cache/referats/13627/image082.gif" align=«left» hspace=«12» v:shapes="_x0000_s1059"><img src="/cache/referats/13627/image084.jpg" align=«left» hspace=«12» v:shapes="_x0000_s1058"> В этом состоянии, когда Q=1, J=1, K=0, при повторном поступлениитактирующего сигнала состояние Нм, следовательно, и состояниевсего триггера не изменится, так как при С=1, <img src="/cache/referats/13627/image086.gif" v:shapes="_x0000_i1050">Нм остаются возбуждёнными, причёмположительный вход от сигнала J, отрицательный вход от сигнала Q.

Присоединении входов Jи K с входом <img src="/cache/referats/13627/image076.gif" v:shapes="_x0000_i1051">J и Kпостоянного низкого потенциала (J=K=0)триггер изменяет своё состояние на противоположное при каждом поступлениитактирующего сигнала С, то есть превратиться в Т-триггер.

Работуописанного JK-триггераможно выразить следующим образом:

, где Q(t) – состояние триггера в момент t.

Еслина входы J и K триггера подаватьинверсные значения сигналов, то триггер будет работать аналогичным образом. Дляперехода в счётный режим необходимо на эти входы подавать сигнал 1 илиобъединить их со сходом С.

Нарисунке 2-8 показан вариант JK-триггера,где используются однополярные тактирующие сигналы C и все выходы работают попозитивной логике.

Можнопривести множество других вариантов триггеров, построенных на ПЭ и ФН различныхтипов.

ИСПОЛЬЗОВАННАЯ ЛИТЕРАТУРАС.О.Мкртчян «Проектирование логических устройств ЭВМ на нейронных элементах», Москва, «Энергия», 1977, Стр.74-78 С.О.Мкртчян «Проектирование логических устройств ЭВМ на нейронных элементах», Москва, «Энергия», 1977, Стр.40-49

еще рефераты

Еще работы по компьютерным и периферийным устройствам. радиоэлектронике

Реферат по компьютерным и периферийным устройствам. радиоэлектронике

Средства отладки электронных схем

29 Августа 2013