Реферат: Цифровые вычислительные машины

Міністерство освітиУкраїни

Дніпропетровськийнаціональний державний університет

Кафедра електроннихобчислювальних машин

Методичний посібник

до курсового проекту

з дисципліни “Цифровіобчислювальні машини”

Дніпропетровськ

ДНУ

2000
Зміст

1. Особливості секціонованих мікропроцесорних комплектів

Побудова контролерів і процесорів з мікропрограмним управлінням.

Блок обробки даних

4. Схема управління станами та зсувами

5. Структура блока обробки даних.

6. Пристрій мікропрограмного управління

7. Обробка переривань

Схема адресної обробки

9. Доданок. Завдання до курсового проекту по дисципліні “Теорія та проектування ЕОМ”

Особливостісекціонованих мікропроцесорних комплектів

Основний недолік однокристальних мікропроцесорів, які, зметою розширення функціональних можливостей,виготовляються із залученням уніполярних технологій, полягає у полягає унедостатньо високій швидкодії. Використання біполярних технологій дозволяєусунути цей недолік, але ціною значного обмеження функцій, що можутьреалізовуватись окремою мікросхемою. Тому мікропроцесор синтезується іззалученням декількох ВІС, одна з якихмістить пристрій управління, а решта – операційну частину, яка розділяється насекції з однаковою, як правило, кількістю розрядів. Однак розробник засобів обчислювальної техніки набуває можливість:

а) використовуючи принципмікропрограмування, формувати власну систему команд та легко її змінюватишляхом зміни вмісту репрограмовного ПЗП ;

б) залучаючи відповідну кількість секцій,обираючи оптимальну розрядність даних для певної сфери застосування.

Такимчином, багатокристальні мікропроцесори доцільно використовувати припроектуванні спеціальних пристроїв із нестандартною архітектурою, а такожуніверсальних обчислювальних і керуючих пристроїв підвищеної продуктивності :

а) контролерів периферійного обладнання таЗП великої місткості для автономного виконання досить складних функцій обробкифайлів;

б) інтелектуальних графічних терміналів іспеціалізованих графічних процесорів, що забезпечують високопродуктивнерозв’язування задач аналізу, синтезу таперетворення зображень;

в) функціональних розширювачів серійних мікроЕОМ для значногопідвищення продуктивності при розв’язуванні задач відповідних класів;

г)процесорів міні-та мікроЕОМ, здатнихемалювати декілька систем команд з метою забезпечення сумісності з ЕОМ різних сімейств;

д) бортових спецобчислювачив;

є) спец процесорів обробки звукових таультразвукових сигналів;

ж) контролерів апаратури передаванняданих;

д) інтерфейсних контролерів ЛОМ;

и) базових обчислювальних модулів багатопроцесорнихсистем.

Серед секціонованих комплектів ВІС найширшоговикористання набули серії КР1802 та КМ1804, які сумісні між собою за рівнямилогічних сигналів і доповнюють одна одна за складом. Більшість їхніх мікросхемвиготовляється за ТТЛШ-технологією,однак деякі ВІС серії КР1802 залучають ЄСЛ-технологію і тому містять буфери для перетвореннявнутрішніх сигналів у зовнішні.

Розглядуванісерії відрізняються принципом секціювання процесорних секцій і їх розрядністю.

Мікросхеми серіїКМ1804 функціонально завершені. Так, до складу 4-розрядної секції, окрім АЛП тапристрою керування, входять 16 регістрів загального призначення, причому ВІСКМ1804ВС2 має можливість їх збільшення за рахунок підключення додатковихмікросхем регістрової пам’яті. В результаті поєднання декількох секційреалізується без залучення додаткового обладнання.

Для серії КМ1802розподіл процесора призводиться спочатку на окремі функціональні вузли, які вжепотім секціонуються за розрядами. Так, до складу процесорної секції регістризагального призначення не входять, а реалізовані окремою мікросхемою. Такийпідхід спрощує підключення до мікропроцесорної секції пристроїв типуфункціональні розширювачи, матричні помножувачи тощо, а також організаціюпам’яті великого обсягу.

Розглядувані серії відрізняютьсятакож тим, що у мікросхем КР1802 входи і виходи даних поєднанні, а у мікросхемКМ1804 вони окремі.

Крімтого, до складу серії КР1802 не входять ВІС формування адрес пам’ятімікрокоманд, тому відповідні сигнали управління формуються за допомогою ПЛМ.Використання ПЛМ замість ПЗП, як відомо дозволяє зменшити апаратні витрати нареалізацію пристрою управління лише у тому випадку, коли мінімізується системалогічних функцій від значного числа зміних.

Потрібнопідкреслити, що більш універсальні пристрої керування, котрі використовуютьпам’ять мікрокоманд, тому що тоді спрощується розробка, відлагоджування та модифікація не тільки самих мікропрограмі апаратури, а й усієї сукупності програмно-апаратних засобів мікропроцесорноїсистеми. Отже у курсовій роботі доцільно використовувати лише варіант іззалученням пам’яті мікрокоманд.

Оскількимікросхеми пам’яті не входять до складу секціонованих мікропрограмнихкомплектів, розробник самостійно обирає елементну базу для реалізації пам’яті мікрокоманд,виходячи з потрібної розрядності мікрокоманд, їх кількості та швидкодіїпроцесора.

Комплектибіполярних мікропрограмованих мікросхем1802 і 1804 доцільно залучати у спеціалізованих обчислювальних і керуючихпристроях при підвищених вимогах до їх швидкодії (до 8 млн. коротких операційза секунду в контролерах і до 5 млн. – у процесорах) та при відсутності значних обмежень наенергоспоживання (приблизно 10-30 вт. В залежності від складності апаратури).

Побудова контролерів і процесорівз мікропрограмним управлінням.

Принцип мікропрограмного управління запропонований у 1951 році професором математичноїлабораторії Кембриджського університету Уілксом М.

Мікрооперація уявляє собою елементарнеперетворення операндів (наприклад, передачаоперанда між регістрами, багато розрядна логічна операція, операція додавання),яка здійснюється одним з блоків процесора протягом такту синхронізації .

Мікрокоманду складають декілька чи навіть однамікрооперація, які виконуються всіма блоками процесора протягом такту.

Кодмікрокоманди — це двійкова комбінація, яка у той чи іншийспосіб вказує перелік блоків процесора, котрі ініціюються у даному тактові, атакож наступну мікро команду.

Мікропрограма уявляє собою упорядковану послідовністьмікрокоманд, призначену для реалізації алгоритму виконання певної машинноїоперації з системи команд ЕОМ.

На відміну відраніш відомого апаратного принципу управління, який оснований на ініціюваннівідповідних логічних схем процесора, з метою реалізації потрібної машинноїкоманди, шляхом формування у певних тактах одиничних значень сигналівкерування, мікропрограмний спосіб управління полягає у безпосередньому прочитування зіспеціального ПЗП текстів мікропрограм, причому коди мікрокоманд у явний спосібвказують блоки процесора, які слід ініціювати і даному тактові.

Перевагимікропрограмного способу управління полягають у тому, що:

а) спрощується розробка процесора йзбільшується ступінь регулярності його структури;

б) спеціалізовані тапроблемно-орієнтовані процесори реалізуються шляхом модифікації системи командстандартного універсального процесора;

в) підвищується ефективність системного таприкладного програмного забезпечення завдяки мікропрограмній реалізації частовикористовуваних мікропрограм і окремих стандартних функцій.

Комплектибіполярних секціонованих мікросхем надають можливість синтезувати керуючи йобчислювальні пристрої з мікропрограмним управлінням двох класів:

-контролери

-процесори,

ФАМк

ПМк

РгMк

ОЧ

N+1

N+2

N+1

N+2

N+3

N+1

N+2

Tк ТК+1 ТК+2

<img src="/cache/referats/11345/image001.gif" v:shapes="_x0000_s1026 _x0000_s1027 _x0000_s1028 _x0000_s1029 _x0000_s1030 _x0000_s1031 _x0000_s1032 _x0000_s1033 _x0000_s1034 _x0000_s1035 _x0000_s1036 _x0000_s1037 _x0000_s1038 _x0000_s1039 _x0000_s1040 _x0000_s1041 _x0000_s1042 _x0000_s1043 _x0000_s1044 _x0000_s1045 _x0000_s1046 _x0000_s1047 _x0000_s1048 _x0000_s1049 _x0000_s1050 _x0000_s1051 _x0000_s1052 _x0000_s1053 _x0000_s1054 _x0000_s1055 _x0000_s1056 _x0000_s1057 _x0000_s1058 _x0000_s1059 _x0000_s1060 _x0000_s1061 _x0000_s1062 _x0000_s1063 _x0000_s1064 _x0000_s1065 _x0000_s1066 _x0000_s1067 _x0000_s1068 _x0000_s1069 _x0000_s1070 _x0000_s1071 _x0000_s1072 _x0000_s1073 _x0000_s1074 _x0000_s1075 _x0000_s1076 _x0000_s1077 _x0000_s1078 _x0000_s1079 _x0000_s1080 _x0000_s1081">
котрі принципово відрізняються нескладністю апаратури та реалізованих функцій, а в першу чергу числом рівнівуправління процесом обробки даних. У контролерах використовується лише одинтакий рівень – мікропрограмного управління, тоді як у процесорах два рівні:програмного та мікропрограмного управління.

Увипадку контролера алгоритм функціонування керованого ним пристроюзанесений до спеціальної пам’яті у вигляді сукупності мікрокоманд, що задаютьдля кожного такту дії оперативної й керуючої частини контролера.

Керуючачастина (КЧ) обов’язково містить обов’язково містить пам’ять мікрокоманд (ПМК) і формувач адресимікрокоманди (ФАМк) та можереалізуватися одинадцятьма способоми взалежності від місця підключення йкількості підключень додаткових регістрів :

- мікрокоманд(РгМк), де зберігаєтьсяадресна та керуюча частини мікрокоманди;

- стану(РгC), в якому фіксуються значення ознак, щохарактеризують результат виконання операції операційною частиною (ОЧ)контролера.

Розглянемо тринайважливіші варіанти структур мікропрограмовних контролерів.

а) У структурі злише регістром мікрокоманд виконання команди умовного переходу (зномером N+2) можливе лише після завершення операції та формування ознаки

в ОЧ. Томутривалість такту Тк+2 :<img src="/cache/referats/11345/image003.gif" v:shapes="_x0000_i1025"> , де <img src="/cache/referats/11345/image005.gif" v:shapes="_x0000_i1026">тривалості, відповідно, читання мікрокоманди х ПМк,виконання операції в ОЧ, формування адреси наступної мікрокоманди в ФАМк.

При реалізації безумовних операційОЧ може функціонувати одночасно з ФАМк, тому тривалість такту зменшується до

Таким чином, якщо не використовуватизмінну тривалість такту, то час виконання мікрокоманди визначається умовними мікрокомандами.

Контролер із регістрами мікрокомандй стану використовує в черговому такті ознаку, сформовану в попередник тактові.Тому однакова тривалість виконання умовних і безумовних мікрокоманд.

PrС

ФАМк

ПМк

РгMк

ОЧ

N+1

M+1

N+1

Tк ТК+1 ТК+2

M+1

NOP

ФАМк

ПМк

РгMк

ОЧ

Tк ТК+1 ТК+2 Tк+3

РгС

РгAMк

N+2

M+1

M+2

N+1

N+2

M+1

N+1

N+2

NOP

<img src="/cache/referats/11345/image009.gif" v:shapes="_x0000_s1144 _x0000_s1145 _x0000_s1146 _x0000_s1147 _x0000_s1148 _x0000_s1149 _x0000_s1150 _x0000_s1151 _x0000_s1152 _x0000_s1153 _x0000_s1154 _x0000_s1155 _x0000_s1156 _x0000_s1157 _x0000_s1158 _x0000_s1159 _x0000_s1160 _x0000_s1161 _x0000_s1162 _x0000_s1163 _x0000_s1164 _x0000_s1165 _x0000_s1166 _x0000_s1167 _x0000_s1168 _x0000_s1169 _x0000_s1170 _x0000_s1171 _x0000_s1172 _x0000_s1173 _x0000_s1174 _x0000_s1175 _x0000_s1176 _x0000_s1177 _x0000_s1178 _x0000_s1179 _x0000_s1180 _x0000_s1181 _x0000_s1182 _x0000_s1183 _x0000_s1184 _x0000_s1185 _x0000_s1186 _x0000_s1187 _x0000_s1188 _x0000_s1189 _x0000_s1190 _x0000_s1191 _x0000_s1192 _x0000_s1193 _x0000_s1194 _x0000_s1195 _x0000_s1196">
Однакдля аналізу та врахування ознаки, коли ФАМк утворює адресу наступної мікрокоманди, потрібний додатковий такт Тк+1 протягом якого ОЧ виконує пусту мікрокоманду.

Уконтролері з трьома регістрами основні його частини функціонують одночасно:такЮ у такті Тк:

- ОЧвиконує мікрокоманду з номером N, що розміщена в регистрі мікрокоманд РгМк, таформує ознаки ;

- з ПМкчитається (N+1)-a мікрокоманда, адреса якоїзформована раніше і зберігається в регістрі адреси РгАМк

- ФАМкутворює адресу наступної мікрокоманди з номером N+2, прочитуючи з РгС ознакисформовані (N-1)-ю мікрокомандою.

Тому контролер з трьома регістрами потребує мінімальної тривалості такту привідсутності розгалужень у мікропрограмі <img src="/cache/referats/11345/image007.gif" v:shapes="_x0000_i1029">

Однак,якщо в такті Тк виконується мікрокомандаумовного переходу, то ОЧ в тактах Тк+1 і Тк+2 змушена реалізувати пусту мікрооперацію NOP; ФАМк у такті Тк+1 формує адресу переходу М, за якою мікрокомандачитається у такті Тк+2, а виконується ОЧ у тактіТк+3 .

Використаннядвох додаткових тактів призводить до зменшення продуктивності контролера зтрьома регістрами при виконанні мікрокоманд умовного переходу. До того ж такийконтролер значно складніше мікропрограмувати.

Такимчином, виборові структури контролера повинен передувати ретельний аналізреалізованого алгоритму, оскільки при значному відсоткові умовних переходів ефективна послідовнаструктура контролера з одним регістром РгМк,тоді як 3-ступінева конвеєрна структура контролера з трьома регістрами у випадку природної послідовностівиконання мікрокоманд та залучення мікрокоманд безумовного переходу.

Увипадку процесора прикладний алгоритм відображений не в ПМк, а уоперативній пам’яті (ОЗП) як послідовність команд. Кожна команда реалізуєтьсяшляхом виконання відповідної мікропрограми з ПМк. Відповідність між кодомкоманди з РгК тамікропрограмою встановлюється за допомогою дешифратора початкових адрес (ДшПА)мікропрограм, який синтезується на основі мікросхем програмованих ПЗП або ПЛМ.

Ускладі процесора виділяють керуючу частину та операційно-адресну, вякій реалізуються всі дії з:

а) аріфметико-логічної обробки інформації, що надходить ззовні пошині даних

б) зберігання проміжних результатів

в) формування адрес команд, вихідних данихі результатів.

Упроцесорах низької продуктивності формування адрес реалізується тим жеобладнанням, що й арефметико-логічна обробка даних, у режимі чередування. Прицьому операційно-адресна частина зветься просто операційною чи блоком обробки даних.

Увисокопродуктивних процесорах функції адресної обробки покладаються на АЧ –спеціальну апаратуру, що функціонує у режимі граничного суміщення за часом зарифметико-логічною обробкою даних .

Потрібновідмітити, схемотехнічно та структурно відрізняються операційні частинипристроїв у відносності до специфіки конкретних застосувань, структура керуючоїчастини значно консервативніша. Особливості прикладних алгоритмів впливаютьперш за все на формат мікрокоманди та вміст ПМк

ОЗП

Шина управління

Шина адреси

Шина даних

PгK

ДшПА

ФАМк ПМк

PгМк

ОЧ АЧ

Процесор

Блок обробки даних

Блокиобробки даних (БОД)можуть відрізнятися за своєю структурою та форматом оброблювальних операндів,реалізувати ті чи інші мікропроцесорні секції.

Мікропроцесорна секція

Найпростішоюза структурою та функціональними можливостями являється мікропроцесорна 4-розрядна секція КМ1804ВС1,за допомогою якої можуть бути реалізовані процесори як із регістрами загальногопризначення, та і з акумулятором.

SH1

16РЗП(0¸3)

RGA

RGB

SH2

RGQ R S

ALU

MUX2

DC D A B ‘0’ Q

MUX1

“0”

SL1

SR1

A(0¸3)

B(0¸3)

CLK

(0¸3)

___

DO(3¸0)

__ __

P G

MI(6¸8)

MI(3¸5)

MI(0¸2)

Операція ALU

Управління приймачем

результату

вибір

операндів

SL2

SR2

4-розрядова ALU виконує 3 арифметичних і 5 логічнихоперацій над операндами, що надходять на його входи R та S, причому CI – це вхідне перенесення до секції.

Мікрокод

Операція

Мнемоніка

Мікрокод

Операнди

ADD

SUBR

SUBS

RVS

AND

NOTRS

EXOR

EXNOR

За допомогоюмультиплексора МUX1 здійснюється вибір джерел операндів, які можутьнадходити з зовнішньої шини даних DI(0¸3) чи з внутрішніх регістрів Q або РЗП. Реалізація операцій з поодинокимоперандом (інкремент, декремент,інверсія, завантаження тощо) задопомогою ALU спрощується зарахунок використання нульового (другогофіктивного) операнду – комбінації з чотирьох двійкових нулів.

Внутрішня надоперативнарегістрова пам’ять секції складається з 16 4-розрядових РЗП та 4-розрядовогорегістра Q. У процесі виконання операції вмістбудь-яких з РЗП може перевантажуватись до РгА та РгВ, причому номери цих РЗП вказуються 4-розрядовимикодами А(0¸3) та В(0¸3). Однак при запису інформації до РОНу,номер останнього повинен вказуватись лише кодом В(0¸3).

На вході блокуРЗП розміщений комбінаційний зсувач даних SH1, щозабезпечує завантаження до РЗП, обраного полем В(0¸3), операнда без зсуву або зі зсувомправоруч на розряд (у бік старших розрядів). При цьому, з метою сполученнясусідніх секцій, використаються двонапрямкові входи-виходи SL1 і SR1.

За допомогоюрегістра Q спрощується реалізація деяких операцій, наприклад, множення та ділення. Приціому залучається зсувач SH2, який дозволяє записувати до регістра Q дані з виходу АЛП як безпосередньо, так і зізсувом на позицію ліворуч або праворуч. Виходи SL2 і SR2 зсувача SH2використовуються при взаємодії сусідніх секцій.

Управліннязавантаженням внутрішніх регістрів та виведенням результатів на вихідну шину DO(0¸3) здійснюється за допомогою сигналів I6¸I8.

Мікрокод

РЗП

Регістр Q

Вихідна шина

DO(0¸3)

Зсув

Завантаження

Зсув

Завантаження

F®Q

F®B

праворуч

F/2®B

праворуч

Q/2®B

праворуч

F/2®B

ліворуч

2F®B

ліворуч

2Q®B

ліворуч

2F®B

На виході ALU розміщенийселектор вихідних даних MUX2,який може передавати на вихідну шину DO(0¸3) не тільки результат поточної операції, а йвміст одного з РЗП, адреса якого вказується кодом А(0¸3). Вихідний каскад MUX2 виконаний за схемою з трьома станами, томупри <img src="/cache/referats/11345/image027.gif" v:shapes="_x0000_i1037"> секція відключаєтьсясвоїми виходами DO(0¸3) від зовнішньої інформаційної шини.

ALU формує також зовнішні вихідні сигнали, які у тойчи іншій спосіб використовуються при поєднанні секцій між собою :

<img src="/cache/referats/11345/image029.gif" v:shapes="_x0000_i1038"> та <img src="/cache/referats/11345/image031.gif" v:shapes="_x0000_i1039"> - сигнали породженнята транспортування перенесення в межах даної секції; використовуютьсямікросхемою КМ1804ВР1 прискореного перенесення, що забезпечує більш високушвидкодію;

CO- вихідне перенесення з даної секції;

N (знак) та V (переповнення) мають значення лише для старшої секції, вказуючи навід’ємність результату при N=1 та переповненнярозрядної сітки;

Z- формується на виході схеми з відкритим колектором,що дозволяє підключити виходи Z всіх секцій через резистор до джерела живлення+5В; тоді при нульовому результаті маємо Z=1, а при ненульовому Z=0.

Значення сигналів N,V,Z,CO можуть бутипроаналізовані при виконанні команд і мікрокоманд умовної передачі управління.

Розглянемо приклади виконання деякихоперацій процесорною секцією.

Операція пересиланняоперанда з одного РЗП до іншого може здійснюватись за допомогою відміннихмікропрограм.

Однак суттєво те, що операнднеобхідно прочитати з регістра-джерела, потім передати через ALU та SH1, а лише нарешті завантажити дорегістра-приймача.

Адресу регістра-джерела вказує код А, номер регістра приймачазадається полем В(0¸3).

Оскільки операція пересиланняоднооперандова, то для завдання операндів необхідно використовувати код ZA: (J2J1J0)=(100), коли на вхід R ALU подається нульовий операнд, а на вхід S – операнд з РЗП, який задається полем А(0¸3).

З метою запису до регістра-приймача,окрім його номера на входах В(0¸3), необхідно також вказати код (I8I7I6)=(010)або 011, який забезпечуєзавантаження F®B.

При цьому ALU може реалізувати різніоперації :

- додаванняпри (I5I4I3)=000 та CI=0

- віднімання при (I5I4I3)=001та CI=1

- логічнеІ при (I5I4I3)=101, коли інвертується нульовий R

- диз’юнкціїпри (I5I4I3)=011

- додаванняза модулем 2 при (I5I4I3)=110

Після виконаннябудь-якої з перелічених операцій на виході F ALU має місце вміст регістра-джерела, причомупри виконанні логічних операцій значення CO нія

еще рефераты

Еще работы по компьютерным сетям

Реферат по компьютерным сетям

Локальные сети

29 Августа 2013

Реферат по компьютерным сетям

Стратегии крупных Германских предприятий в области мобильной коммерции

29 Августа 2013

Реферат по компьютерным сетям

Разновидности сетевых топологий

29 Августа 2013

Реферат по компьютерным сетям

Защита информации

29 Августа 2013